现在，在规划人员面对很多电源挑选的情况下，为高速ADC规划清洁电源时或许会面对巨大应战。在运用高效开关电源而非传统LDO的场合，这特别重要。此外，大都ADC并未给出高频电源按捺标准，这是挑选正确电源的一个关键要素。
本技能文章将描绘用于丈量转换器AC电源按捺功能的技能，由此为转换器电源噪声灵敏度建立一个基准。咱们将对一个实践电源进行的简略噪声剖析，展现怎么把这些数值运用于规划傍边，以验证电源是否能满意所选转换器的要求。总归，本文将描绘一些简略的辅导方针，以便带给用户一些辅导，协助其为高速转换器规划电源。
当今许多运用都要求高速采样模数转换器（ADC）具有12位或以上的分辨率，以便用户能够进行更准确的体系丈量。可是，更高分辨率也意味着体系对噪声愈加灵敏。体系分辨率每进步一位，例如从12位进步到13位，体系对噪声的灵敏度就会进步一倍。因而，关于ADC规划，规划人员有必要考虑一个常常被忘记的噪声源——体系电源。ADC归于灵敏型器材，每个输入（即模仿、时钟和电源输入）均应相等对待，以便如数据手册所述，完成最佳功能。噪声来历很多，形式多样，噪声辐射会影响功能。
当今电子业界的时尚概念是新规划在下降成本的一起还要“绿色环保”。详细到便携式运用，它要求下降功耗、简化热办理、最大化电源功率并延伸电池运用时间。可是，大大都ADC的数据手册主张运用线性电源，由于其噪声低于开关电源。这在某些情况下或许的确如此，但新的技能发展证明，开关电源能够也用于通讯和医疗运用（见参阅文献部分的“How to Test Power Supply Rejection Ratio （PSRR） in anADC”（怎么测验ADC中的电源按捺比（PSRR）））。本文介绍关于了解高速ADC电源规划至关重要的各种测验丈量办法。为了确认转换器对供电轨噪声影响的灵敏度，以及确认供电轨有必要处于何种噪声水平才能使ADC完成预期功能，有两种测验十分有用：一般称为电源按捺比（PSRR）和电源调制比（PSMR）。
模仿电源引脚详解
一般不认为电源引脚是输入，但实践上它的确是输入。它对噪声和失真的灵敏度能够像时钟和模仿输入引脚相同灵敏。即便进入电源引脚的信号实践上是直流，而且一般不会呈现重复性动摇，但直流偏置上依然存在有定量的噪声和失真。导致这种噪声的原因或许是内部要素，也或许是外部要素，成果会影响转换器的功能。想想经典的运用事例，其间，转换器采样时钟信号中有噪声或颤动。采样时钟上的颤动或许体现为近载波噪声，而且/或许还或许体现为宽带噪声。这两种噪声都取决于所运用的振荡器和体系时钟电路。即便把抱负的模仿输入信号提供给抱负的ADC，时钟杂质也会在输出频谱上有所体现，如图2所示。
由该图能够推论出是电源引脚。用一个模仿电源引脚（AVDD）替代图2中的采样时钟输入引脚。相同的原理在此相同适用，即任何噪声（近载波噪声或宽带噪声）将以这种卷积办法呈现在输出频谱上。可是，有一点不同；能够将电源引脚视为带一个40 dB至60 dB的衰减器（详细取决于工艺和电路拓扑结构）的宽带输入引脚。在通用型MOS电路结构中，任何源极引脚或漏极引脚在本质上都是与信号途径相阻隔的（呈阻性），然后带来很多衰减，栅极引脚或信号途径则不是这样。假定该规划选用正确的 电路结构类型来使阻隔作用抵达最大化。在电源噪声十分显着的情况下，有些类型（如共源极）或许并不是十分适宜，由于电源是经过阻性元件偏置的，而该阻性元件后来又连接到输出级，如图3和图4所示。AVDD引脚上的任何调制、噪声等或许更简略体现出来，然后对部分和/邻近电路构成影响。这正是需求了解并探究转换器PSRR数据的原因地点。
正如不同完成办法所示，存在寄生R、C和失配构成的不同频率特性。记住，工艺也在不断变小，跟着工艺的变小，可用带宽就会添加，可用速率也会进步。考虑到这一点，这意味着更低的电源和更小的阈值。为此，为什么不把电源节点当作高带宽输入呢，就像采样时钟或模仿输入引脚相同呢？
何谓电源按捺
当供电轨上有噪声时，决议ADC功能的要素主要有三个，它们是PSRR-dc、PSRR-ac和PSMR。PSRR-dc指电源电压的改动与由此产生的ADC增益或失调差错的改动之比值，它
能够用最低有用位（LSB）的分数、百分比或对数dB （PSR = 20 ×log10 （PSRR））来标明，一般规则选用直流条件。
可是，这种办法只能提醒ADC的一个额定参数随电源电压或许会怎么改动，因而无法证明转换器的稳定性。更好的办法是在直流电源之上施加一个沟通信号，然后测验电源按捺功能（PSRR-ac），然后自动经过转换器电路耦合信号（噪声源）。这种办法本质上是对转换器进行衰减，将其自身体现为杂散（噪声），它会在某一给定起伏升高至转换器噪底以上。其意是标明在注入噪声和起伏给定的条件下转换器何时会溃散。一起，这也能让规划人员了解到多大的电源噪声会影响信号或参加到信号中。PSMR则以不同的办法影响转换器，它标明当与施加的模仿输入信号进行调制时，转换器对电源噪声影响的灵敏度。这种影响体现为施加于转换器的IF频率邻近的调制，假如电源规划不谨慎，它或许会严重破坏载波边带。
总归，电源噪声应当像转换器的任何其他输入相同进行测验和处理。用户有必要了解体系电源噪声，不然电源噪声会进步转换器噪底，约束整个体系的动态规模。
电源测验
图6所示为在体系板上丈量ADC PSRR的设置。别离丈量每个电源，以便更好地了解当一个沟通信号施加于待测电源之上时，ADC的动态特性。开始时运用一个高容值电容，例如100 µF非极化电解质电容。电感运用1 mH，充任直流电源的沟通阻塞器，一般将它称为“偏置-T”，能够购买选用连接器式封装的产品。
运用示波器丈量沟通信号的起伏，将一个示波器探针放在电源进入待测ADC的电源引脚上。为简化起见，将施加于电源上的沟通信号量界说为一个与转换器输入满量程相关的值。例如，假如ADC的满量程为2V p-p，则运用200 mV p-p或–20 dB。接下来让转换器的输入端接地（不施加模仿信号），查找噪底/FFT频谱中处于测验频率的差错杂散，如图5所示。若要核算PSRR，只需从FFT频谱上所示的差错杂散值中减去–20 dB即可。例如，假如差错杂散呈现在噪底的–80 dB处，则PSRR为–80 dB – –20 dB，即–60 dB（PSRR = 差错杂散（dB） – 示波器丈量成果（dB））。–60 dB的值好像并不大，但假如换算成电压，它相当于1 mV/V（或10−60/20），这个数字关于任何转换器数据手册中的PSRR标准而言都并不罕见。
下一步是改动沟通信号的频率和起伏，以便确认ADC在体系板中的PSRR特性。数据手册中的大部分数值是典型值，或许只针对最差工作条件或最差功能的电源。例如，相关于其他电源，5 V模仿电源或许是最差的。应保证一切电源的特性都有阐明，假如阐明得不全面，请咨询厂家。这样，规划人员将能为每个电源设置恰当的规划约束条件。请记住，运用LC装备测验PSRR/PSMR时有一个缺陷。当扫描方针频段时，为使ADC电源引脚抵达所需的输入电平，波形产生器输出端所需的信号电平或许十分高。这是由于LC装备会在某一频率（该频率取决于所选的值）构成陷波滤波器。这会大大添加陷波滤波器处的接地电流，该电流或许会进入模仿输入端。要处理这一问题，只需在测验频率构成丈量困难时换入新的LC值。这儿还应留意，LC网络在直流条件下也会产生损耗。记住要在ADC的电源引脚上丈量直流电源，以便补偿该损耗。例如，5 V电源经过LC网络后，体系板上或许只需4.8 V。要补偿该损耗，只需升高电源电压即可。
PSMR的丈量办法根本上与PSRR相同。不过在丈量PSMR时，需将一个模仿输入频率施加于测验设置，如图7所示。另一个区别是仅在低频施加调制或差错信号，意图是查看此信号与施加于转换器的模仿输入频率的混频效应。关于这种测验，一般运用1 kHz至100 kHz频率。只需能在基频周围看到差错信号即混频成果，则阐明差错信号的起伏能够坚持相对稳定。但也无妨改动所施加的调制差错信号起伏，以便进行查看，保证此值稳定。为了取得终究成果，最高（最差）调制杂散相关于基频的起伏之差将决议PSMR标准。图8所示为实测PSMR FFT频谱的示例。
电源噪声剖析
关于转换器和终究的体系而言，有必要保证恣意给定输入上的噪声不会影响功能。前面现已介绍了PSRR和PSMR及其重要意义，下面将经过一个示例阐明怎么运用所测得的数值。该示例将有助于规划人员理解，为了了解电源噪声并满意体系规划需求，应当留意哪些方面以及怎么正确规划。
首要，挑选转换器，然后挑选调节器、LDO、开关调节器等。并非一切调节器都适用。应当查看调节器数据手册中的噪声和纹波方针，以及开关频率（假如运用开关调节器）。典型调节器在100 kHz带宽内或许具有10 µV rms噪声。假定该噪声为白噪声，则它在方针频段内相当于31.6 nV rms/√Hz的噪声密度。
接着查看转换器的电源按捺方针，了解转换器的功能何时会由于电源噪声而下降。在榜首奈奎斯特区fS/2，大大都高速转换器的PSRR典型值为60 dB （1 mV/V）。假如数据手册未给出该值，请依照前述办法进行丈量，或许问询厂家。运用一个2 V p-p满量程输入规模、78 dB SNR和125 MSPS采样速率的16位ADC，其噪底为11.26 nV rms。任何来历的噪
声都有必要低于此值，以防其影响转换器。在榜首奈奎斯特区，转换器噪声将是89.02 µV rms （11.26 nV rms/√Hz） × √（125 MHz/2）。尽管调节器的噪声（31.6 nv/√Hz）是转换器的两倍以上，但转换器有60 dB的PSRR，它会将开关调节器的噪声按捺到31.6 pV/√Hz （31.6 nV/√Hz × 1 mV/V）。这一噪声比转换器的噪底小得多，因而调节器的噪声不会下降转换器的功能。
电源滤波、接地和布局相同重要。在ADC电源引脚上添加0.1 µF电容可使噪声低于前述核算值。请记住，某些电源引脚汲取的电流较多，或许比其他电源引脚更灵敏。因而应当慎用去耦电容，但要留意某些电源引脚或许需求额定的去耦电容。在电源输出端添加一个简略的LC滤波器也有助于下降噪声。不过，当运用开关调节器时，级联滤波器能将噪声按捺到更低水平。需求记住的是，每添加一级增益就会每10倍频程添加大约20 dB。
终究需求留意的一点是，这种剖析仅针对单个转换器而言。假如体系涉及到多个转换器或通道，噪声剖析将有所不同。例如，超声体系选用许多ADC通道，这些通道以数字办法求和来进步动态规模。根本而言，通道数量每添加一倍，转换器/体系的噪底就会下降3 dB。关于上例，假如运用两个转换器，转换器的噪底将变为一半（−3 dB）；假如运用四个转器，噪底将变为−6 dB。之所以如此，是由于每个转换器能够当作不相关的噪声源来对待。不相关噪声源彼此之间是独立的，因而能够进行RSS（平方和的平方根）核算。终究，跟着通道数量添加，体系的噪底下降，体系将变得更灵敏，对电源的规划约束条件也更严厉。
定论
要想消除运用中的一切电源噪声是不或许的。任何体系都不或许彻底不受电源噪声的影响。因而，作为ADC的用户，规划人员有必要在电源规划和布局布线阶段就做好活跃应对。下面是一些有用的提示，可协助规划人员最大程度地进步PCB对电源改动的抗扰度：
• 对抵达体系板的一切电源轨和总线电压去耦。
• 记住：每添加一级增益就会每10倍频程添加大约20 dB。
• 假如电源引线较长并为特定IC、器材和/或区域供电，则应再次去耦。
• 对高频和低频都要去耦。
• 去耦电容接地前的电源进口点常常运用串联铁氧体磁珠。对进入体系板的每个电源电压都要这样做，不管它是来自LDO仍是来自开关调节器。
• 关于参加的%&&&&&%，应运用严密叠置的电源和接地层（距离≤4密尔），然后使PCB规划自身具有高频去耦才能。
• 同任何杰出的电路板布局相同，电源应远离灵敏的模仿电路，如ADC的前端级和时钟电路等。
• 杰出的电路切割至关重要，能够将一些元件放在PCB的反面以增强阻隔。
• 留意接地回来途径，特别是数字侧，保证数字瞬变不会回来到电路板的模仿部分。某些情况下，别离接地层也或许有用。
• 将模仿和数字参阅元件坚持在各自的层面上。这一惯例做法可增强对噪声和耦合交互作用的阻隔。
• 遵从%&&&&&%制造商的主张；假如运用笔记或数据手册没有直接阐明，则应研讨评价板。这些都是十分好的起步东西。
这篇技能文章旨在清楚阐明高速转换器的电源灵敏问题，以及它为何对用户的体系动态规模如此重要。为使体系板上的ADC完成数据手册所述的功能标准，规划人员应当了解所需的布局布线技能和硬件。
