修改笔记：首要介绍串行信号的特性、传统数字信号源完成串行信号接纳端容限测验的办法及其限制、直接组成信号源的完成办法及其优势，以及仿照信号源直接组成的办法在现在比较盛行的串行规范中如SATA、Display Port、HDMI等的实践运用。
导言
在体系或许芯片的验证过程中，运用高速串行信号规范的芯片的接纳端测验都需求鼓励信号源，一直以来，规划人员简直彻底依靠数字信号发生器，为串行测验生成二进制信号。他们在数字信号中运用输入信号的起伏调理、注入颤动、相位偏移调理等手法来进行比较恶劣的工作环境的仿照，以检测接纳端的接纳容限。可是，信号源领域中的新技能正在改动这一切，直接组成东西能够协助规划人员创立实践程度更高的信号，并极大地削减杂乱的测验设置和多种设备共用或许引进的丈量误差。
直接数字组成办法发生信号的含义
串行信号彻底由简略的二进制数1和0组成。为什么要运用直接数字组成仿照波形来表明数字数据呢？这是因为在数字信号中隐含的是仿照事情。书本上抱负的数字信号的零上升时刻和完美的“平顶”都是虚拟的，实践的工作环境具有噪声、串扰、反射、电源改动和其他缺陷，每个缺陷都会给信号带来影响。直接组成信号源的长处是能够彻底“仿照”实践信号的仿照特色，能够恣意操控信号的上升时刻、脉冲形状、推迟、畸变、颤动改动规则等，这正是严厉的串行总线测验所需的操作。泰克的AWG7000便是运用直接数字组成的办法发生信号的恣意波形发生器，能够生成一个测验信号，具有所需的悉数时序、起伏和失真特色，而不是像一般的数字信号源那样先生成一个“洁净”的抱负信号，然后再经过各种组合去劣化信号来仿照实在环境。
实践工作环境中高速串行信号的仿照特性
因为传输介质的衰减以及反射会导致信号不同程度的劣化，具体表现为颤动的增大，信号起伏的衰减等。在实践工作环境中，跟着信号速率的进步，传输介质对信号的影响越来越显着，信号一般会随信号速率和传输途径长度成份额劣化。在大规模的工程化出产制作过程中，或许会献身PCB、衔接器、线缆的功能来交换本钱的优势，这就更添加了接纳端的容限要求。
因为时钟芯片的颤动影响，电源平面的动摇搅扰，以及串行信号周边低频但高能量的信号的串扰，这些都会导致串行信号发生时序上的改动，这种改动表现为信号边缘的颤动有规则的跟跟着搅扰信号的改动而改动；或许为了削减EMI的辐射，特意在时钟信号上叠加一个低频的调制，使信号的频率跟着调制信号而有规则的升高或下降，频谱分散在相对宽的频率范围内，而下降频谱的尖峰值，一般称为SSC(扩频时钟)。
为了削减传输介质的衰减而形成的波形的畸变和ISI的颤动成分的添加，进步传输过程中的信号完整性。业界遍及运用了去加剧(de-emphasis)的技能，以补偿传输线对高频重量的衰减，改进接纳机输入上的信号保真度。但必须在规划阶段全面评价串行设备对去加剧的呼应。在调试过程中能够依据实践的状况，调理去加剧的份额以取得最好的传输作用。
传统数字信号源对串行信号特性进行仿照的办法
一般的数字信号源能够对比较单一的规则性改动的数字信号进行仿照，如信号中含有随机噪声，或许信号的颤动以单一的正弦规则或许三角波规则改动的状况。能够用多个仪器混合注入不同特性的颤动和噪声完成。但假如信号的劣化是不规则的或许以比较杂乱的规则改动的，如在正弦颤动中含有电源或许其他高能量信号搅扰引起的颤动，数字信号源就难以进行仿照了。
图1 数字信号源完成“去加剧”特性信号的办法
关于串行信号规范中常用的“去加剧”特性的完成，数字信号源则需求运用多通道以及Power Combiner电源组合器进行杂乱的衔接来完成，并且要准确操控多个通道的相位联系，不然得到的信号会与预期截然不同，原理如图1所示，将CH1相关于CH2推迟一个比特位(UI),然后将两个通道相减，就能够得到图1去加剧的信号。
运用直接数字组成原理的AWG(恣意波形发生器)怎么对串行信号进行仿照
直接组成是一种依据采样的技能。直接组成信号源 (AWG)从样点中创立仿照波形，在带宽和采样率能到达的范围内，AWG存储器中的样点基本上能够界说任何波形，这些样点能够从示波器收集的实践波形中取得，也能够选用公式或许算法去恣意界说。
图2 直接数字组成信号源对串行信号的仿照办法
直接组成信号源除了能够组成含任何颤动规则或许噪声的信号，树立随机颤动和确定性颤动的影响模型,以定量办法和定性办法改动施加的效应外，还能仿照信号在传输时因为特定介质的不同特性导致的衰减、反射、串扰等信号的畸变。并且不需求运用杂乱的外部设备去注入颤动或许噪声，一切的信号特性都在仪器的处理器和存储器中组成，所以衔接十分简洁，一起能够削减仪器之间互联或许引起的过错或许不确定性，如图2所示。
关于组成信号的速率、颤动注入的频率和起伏、噪声的起伏以及信号的上升时刻，均能够经过泰克的SerialXpress软件便利快捷的进行界说，并能够实时仿照完成作用，如图3所示。
图3 运用SerialXpress软件对串行信号特性进行界说
关于去加剧信号的直接组成办法彻底不同于数字信号源，但得到的成果确彻底相同。AWG存储的信号现已包含“去加剧”特性，因而不需求生成及外部组合两条数据流，以得到组成信号。如图4中单一通道的输出就能够完成。并且“去加剧”的份额如-3.5dB、-6dB等能够依据需求恣意的调理。
图4 直接数字组成信号源对串行信号的“去加剧”特性的仿照办法
直接组成信号源(AWG)在现在盛行的串行总线一致性测验中的运用
1 SATA总线的一致性测验
现在SATA Workgroup现已发布了发送端、线缆以及接纳端的一致性测验规范和完成办法。SATA的接纳端颤动容限一致性测验要求DUT进入回环形式。在设备处于这种形式时，由测验仪器（信号源）发送含颤动的信号给DUT的接纳端，然后DUT的发送端就会对现已收到的信号做出正确的呼应，最后由过错帧检测器(Frame error detector)去检测DUT的发送端呼应输出的数据是否正确，或许能够逐步骤大信号源注入的颤动起伏，直到Frame error detector检测到过错帧呈现，此刻取得的颤动起伏便是接纳端的颤动容限值。传统上需求外部PC上运转专门的运用软件来逼迫DUT进入回环形式。惋惜的是，一旦断开信号源今后，大多数收发机就会主动退出回环形式，回来正常操作，因而无法再继续进行测验。应对这一应战的常用解决方案是经过功率组成器向DUT 运送BIST-L 指令，如图5所示。经过在测验电路中运用电源组合器，数据发生器能够在环回形式激活时，开端把测验数据发送到DUT，而不要求断开衔接。功率组成器是一种可行的解决方案，但有它的缺陷。很显着，它进步了杂乱度，添加了衔接过错、电气接触不良及呈现其他机械问题的时机；它还需求校准一切输入源，确保正确引进颤动成分。最重要的是，功率组成器会使数据信号电压衰减高达50%。
图5 数字信号源完成SATA接纳端颤动容限测验的办法
假如选用AWG直接组成的办法，仪器能够替代PC发送回环指令。它不需求功率组成器或运转BIST-FIS软件的PC。图6是依据AWG的颤动容限测验体系：一台仪器生成输入信号，一台仪器读取输出。经过SATA的测验装备能够看出，经过AWG选用直接数字组成办法构建测验环境十分简略和便利。
图6 直接数字组成信号源完成SATA颤动容限测验办法
2 DisplayPort 总线的一致性测验
在Display Port Compliance Test Specification Version1的接纳端颤动容限测验中，要求信号源供给包含不同的颤动频率、颤动起伏以及颤动成分的信号，输入到Sink的接纳端，然后看Sink的误码率来检测接纳端的功能，这关于传统的数字信号源是一个应战，请看图7中的传统数字信号源的解决方案，为了组成杂乱的颤动成分，需求额定的添加一个噪声信号发生器和矢量信号发生器，并且两者还需求用Power Divider组成起往来不断给数字信号源注入颤动，整个测验环境的构建十分杂乱。而图8的运用直接组成信号源完成办法的共同优势在于它只需按一个键，就能够输出组成的信号，这些信号包含正弦、ISI、Rj、Pj颤动、预加剧、平衡、跳变时刻和起伏操控,衔接简洁并且测验的一致性和可重复性均很高。
图7 传统数字信号源完成DisplayPort接纳端颤动容限测验的办法
图8 AWG选用直接数字组成信号源完成DisplayPort颤动容限测验的办法
3 HDMI的一致性测验
在HDMI 的CTS1.3b的规范中，要求在Sink的颤动容限测验中除了参加两种频率的颤动外，还需求参加TTC(transition time converter)以及Cable emulator以确保信号的上升时刻以及颤动成分契合规范要求。数字信号源运用如图9所示的办法来完成。
图9 数字信号源完成HDMI接纳端颤动容限测验的办法
关于TTC,要求不同的测验频率参加不同的TTC，分别为：74.25MHz/450ps、148.5MHz/220ps、165MHz/200ps、222.75MHz/150ps、340MHz/60ps。关于Cable emulator,相同要求在不同的测验频率运用5种不同特性的cable emulator。
依据规范关于Sink的测验，需求测验其在不同的时钟频率下的功能。这或许会导致在测验过程中频频的替换不同的TTC和Cable emulator。除了花费很多的时刻外还或许会导致频频的改动衔接引起的信号接触不良等要素形成的测验差异。别的因为Cable emulator和TTC价格昂贵，需求额定开销大笔费用。选用直接组成信号的办法发生信号，TTC和Cable emulator的特性均能够选用AWG来进行仿照。相同如图8所示，无论是测验DisplayPort仍是HDMI，都能够便利经过AWG合作直接数字组成的办法在装备简略的状况下，便利地发生各种高速串行信号。
定论
直接数字组成的办法能恣意的创立各种规范高速串行信号，使发生信号具有一致性丈量、极限测验和调试所需的悉数特色，包含多电平信号、简略的SSC时钟调制、杂乱的颤动和信号失真。这种技能能够在极大的简化测验衔接的一起完成很好的测验一致性和可重复性。在未来的各种高速串行数据的信号完整性测验过程中，这种信号组成办法正为越来越多的串行信号测验规范委员会所采用。
