许多嵌入式使用都会用到A/D转化器
。但是，假如过错衔接了A/D转化器输入端的电路，就会无意识的损坏A/D转化的丈量。
图1是A/D转化器和集成采样坚持(S/H)电路的典型使用实例。这是一个十分简略的使用，简直不可能呈现过错衔接。但是它确实是过错的，由此检测到的A/D转化器的数值将低于预期的数值。
要了解错在哪里，咱们就得先查看采样坚持电路。现在的采样坚持电路远比图例中的电路要杂乱得多，但根本的原理仍是相同的。在采样进程中开关处于闭合状况，并对采样电容进行充电。为了维护外部电路，避免因为电容忽然与自己的输出相连而对外部电路构成冲击，咱们在片上集成了一个模仿缓冲器。咱们在理论规划和图纸规划时都会用到抱负的缓冲器，但实在的电子世界里并不存在这样的抱负状况。在这里，缓冲器更像是一个阻抗变换器，它会把自己输出端电容量的改变转化为其输入端电容量的改变。
A/D转化器的输入端与一个外部放大器相连。因为采样进程十分敏捷，比外部放大器的带宽快得多，因而不管A/D转化器的输入端怎样改变，都不受外部放大器的影响。
 |
图 1：A/D转化器的典型使用
 |
图 2：A/D输入端的等效电路
图2是一个等效电路，它使咱们能够了解整个采样进程。在采样发生前，PCB导线和芯片引脚的组合电容(CT + CP)被充电为输入电压VIN。在采样时，由片上输入缓冲器的电容与放电的采样坚持电容兼并而成的(CX)，与这些组合电容处于并联状况，因而输入引脚的电压将下降。在这种状况下，仅有能向这些电容器传递更多电荷并举高输入电压的器材就只有外部放大器，但它的反响十分缓慢。此刻，输入的电压值会下降多少呢？
 |
咱们先假定某些合理值，例如(CT + CP) = 5pF，CX = 0.5 pF。依据上面的公式核算，输入电压将下降到95%！
很明显，经过进步依附于A/D转化器输入端的电容量，就能够减轻压降。咱们先来核算一下要想使压降低于A/D转化器的1/2LSB，所需求的最小电容量。
 |
当输入电压为答应的最大值时，状况将最糟糕。假如假定A/D转化器的解析度为N位时，其答应的最大输入电压相当于2N.LBS 。
 |
因而假如咱们用12位A/D转化器、输入电容的改变值为0.5pF时，与A/D转化器输入端相连的最小电容有必要大于213 0.5pF(例如4nF)，以便使压降小于1/2 LSB。
众所周知，芯片制造商一般不能为规划师供给满足的数据。我看过许多A/D转化器的datasheet，发现它们都没有供给采样进程中输入电容的改变数据。但咱们能够经过丈量轻松得到这个参数，而丈量所需求的设备仅为一台示波器和一台信号发生器。值得阐明的是，这一简略丈量的成果并不准确，但至少能够让咱们粗略地估量出这一参数值。咱们能够经过观测芯片引脚的压降，核算出电容值的改变状况。
 |
图3: 丈量方法
丈量方法如图3所示。为了便利丈量，RC网络的时间常数要满足长，因而输入电阻RI的阻值要满足大。我在丈量中就用了1MOhm的电阻。图4和图5显现的丈量选用了飞思卡尔半导体的混合控制器DSP56F805。这些丈量值是适用于整个DSP56F80x系列的快速A/D转化器的典型值。
 |
图4：丈量输入电容值C
首要，咱们得丈量与A/D输入端相连的电容值(C = CO + CT + CP)。咱们先对输入电阻施加一个方波信号，然后经过显现屏调查成果波形的时间常数(如图4)。咱们能够从显现屏上直接推算出这一时间常数，但最好把数据输入到excel中以求核算成果更准确。在图4的比如中，时间常数大约为28.5μs。
 |
因而在上面的比如中，C ≈ 28.5 μs / 6.2832 / 1 MOhm ≈ 4.54 pF.
现在，咱们将在答应的范围内对输入电阻施加最高的DC电压，发动A/D转化。图5显现了终究的压降：在3.3V时，压降约为176mV。
 |
图5：调查到的压降
一旦咱们丈量到了压降值，咱们就能够核算出A/D转化器输入电容量的改变状况。
 |
在这个比如中，CX = 4.54 pF · (3.32 / 3.1242 -1) ≈ 4.54 pF · 0.116 ≈ 0.53 pF.
放大器一般不是%&&&&&%性负载。因而图6中增加了一个外部输入电阻。由此构成的RC网络还具有滤波功用，能够滤除高频噪音。
 |
图6：A/D转化器的正确使用
A/D转化器的输入漏电流一般低于1μA。假如咱们选用几百ohm的电阻来充任输入电阻，则经过该电阻的压降将为100μV左右，低于1/2 LSB。
