您的位置 首页 系统

怎么扫除FPGA电源定序问题

如何排除FPGA电源定序问题-当电源定序不当时,就有可能发生闭锁失灵或电流消耗过大的现象。如果两个电源加到芯核接口和I/O接口上的电位不同时,就会出现触发闭锁。定序要求不相同的FPGA和其他元件会使电源系统设计更加复杂化。

体系规划师有必要考虑加电和断电期间芯核电源和I/O源之间的定时差和电压差(换言之,便是电源定序)问题。当电源定序不其时,就有可能发生闭锁失灵或电流耗费过大的现象。假设两个电源加到芯核接口和I/O接口上的电位不一起,就会呈现触发闭锁。定序要求不相同的FPGA和其他元件会使电源体系规划愈加复杂化。为了扫除定序问题,你应当在加电和断电期间使芯核电源和I/O电源之间的电压差最小。图1所示的电源将3.3V输入电压调理到1.8V芯核电压,并在加电和断电期间盯梢3.3V I/O电压,以使两电源线之间的电压差最小。

图1所示电源包括IC1和IC2两块IC,它们分别是TPS2034电源开关和TPS54680降压型开关稳压器。IC1发生IC2在起动期间盯梢的慢斜坡电压。6ms的斜坡时刻可使加到电源开关大电容和电源输出端的涌入电流降到最小值。慢斜坡电压能使FPGA吸收的瞬态电流最小。电源开关TPS2034保证在IC2具有足够大的偏置电

压运作并发生芯核电压之前,I/O电压不会加到负载上。假设J1的输入电压为3.3V,则J2衔接器上的电压起浮就会使IC1起动。I/O电源电压J3就渐渐上升,直到到达3.3V停止。由于I/O电压上升,芯核的电源电压相应升高,直到1.8V停止(图2)。TPS54680的TRACKIN引脚内包括有一个模仿多路转换器,以便完成盯梢功用。在加电和断电期间,当TRACKIN引脚上的电压低于0.891V内部基准电压时,TRACKIN引脚上的电压就衔接到差错放大器的非倒相节点。当TRACKIN引脚电压低于0.891V时,该引脚就能有效地起开关稳压器的基准效果。衔接TRACKIN引脚的R3和R4电阻分压器有必要等于反应补偿回路中的R1和R2分压器,才能在加电和断电期间以最小的电压差进行盯梢。TPS2034具有37mΩ的导通电阻,并能供给2A那么大的输出电流。

TPS54680是一种同步降压型稳压器,内含2只30mΩ的MOSFET。由于TPS54680能供给和吸收6A那么大的负载电流,功率在90%以上,所以其输出在断电期间可盯梢另一电源线。当IC1因J2与地短路而不起效果时,I/O电源电压下降,一旦I/O电压下降到低于芯核电压时,芯核电压随之下降(图3)。典型的状况是,肖特基二极管与一个双电源的输出端相衔接,以便在断电期间对芯核电源和I/O电源之间的电压差进行钳位,可是大多数设备不需要肖特基二极管和图1所示的电源电路。运用这种电源规划,就可去除闭锁电位并减小FPGA起动瞬态电流,然后可削减元件数量,进步可靠性。

怎么扫除FPGA电源定序问题

图1 这种电源定序电路可消除闭锁问题,并可削减FPGA起动瞬态电流。

怎么扫除FPGA电源定序问题

图2 当I/O电源电压下降时,芯核电压相应减小。

怎么扫除FPGA电源定序问题

图3 当I/O电源电压平稳地向3.3V上升时,芯核电压则钳坐落1.8V。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/qianrushi/xitong/337846.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部