在数字通讯、卫星通讯等体系中，不同程度的存在回波现象，影响了通讯质量。为了消除回波能够选用回波抵消器，它能估量回波途径的特征参数，以发生一个估量的回波信号，然后从接纳信号中减去该信号，以完结回波抵消。而一般选用自适应滤波器模仿回波途径，能够盯梢回波途径的改变。
DSP Builder是Ahera公司推出的面向DSP开发的体系级东西，它作为Matlab的一个Simulink东西箱呈现，使得用FPGA规划的DSP体系完全能够经过图形化界面进行规划和仿真。
文中介绍以DSP Builder为渠道完结自适应回波抵消器的FPGA电路规划，用FPGA验证规划电路的正确性和可靠性。
1 、自适应回波抵消器原理
自适应回波抵消结构框图，如图1所示。
图1中s（n）表明B信号；x’（n）表明A信号发生的回波；v（n）为近端环境噪声；y’（n）是滤波器模仿的回波信号；e（n）是残留回波信号或差错信号。信号d（n）由B信号s（n）和回波x’（n）及噪声组成，即d（n）=x’（n）+s（n）+v（n）。假定模仿回波信号估量为
当自适应滤波器的单位脉冲响应能很好地模仿回波通道的传递函数时，能够认为时，然后有e（n）=s（n）+v（n），这样传向远端的信号中不包括回波信号x’（n），即回波被抵消。
其间，回波抵消器的首要部分自适应滤波器所用算法挑选LMS算法，其迭代公式为
式中，X（n） =［X（n），X（n-1），X（n-2），…，X（n-M+1）］T表明时刻n时的输入信号矢量，由最近M个信号采样值构成，W（n）=［W0（n），Wl（n），…，WM-1（n）］T表明n时刻自适应滤波器的系数矢量估值，μ是操控稳定性和收敛速度的步长参量。
2 、FPGA硬件规划
规划选用FPGA是Altera公司Cyclone系列的EPlCl2Q240C8。FPGA中I／O端口可自在界说，电路规划便利、编程灵敏、不易受外部搅扰。体系编译环境选用QuartusⅡ，顶层规划为图形化办法。芯片模块划分为分频模块、D／A转化模块和回波抵消器模块。分频模块选用VHDL言语编程完结，D／A转化模块选用硬件电路完结，同波抵消器模块用DSPBuilder软件进行规划。
2．1 分频模块规划
分频模块是将外部时钟进行分频设定，得到体系内部DA模块和回波抵消器模块所需求的时钟。分频模块的外部时钟输入频率为50 MHz，8分频后发生的时钟频率约为6 MHz。
2．2 回波抵消器模块规划
该部分选用层次化的规划办法。运用DSP Builder模块构建自适应算法部分，依据LMS算法迭代公式（4）和滤波器的估量输出式（2），树立加权重量模型。如图2（a）所示。
在图2（a）中，第i个延时单元的输入信号为x（n），延时后的输出信号为x（n-1），一起输入信号x（n）发生一个乘积y’（n）=ω（n）x（n），由所以滤波器的估量输出是一系列权值重量与输入矢量的各重量乘积之和。因而，除榜首级外，后续单元有必要加上前一级的加权单元的输出。封装后，则能够依据滤波器阶数的不同而相应调整，以完结多级级联。尤其是在结构阶数可变和阶数较大的滤波器时更能显出其灵敏性。然后将封装后的加权重量单元按照阶数级联，并再次封装即构成抵消器模块。可运用于顶层模型中。
在顶层体系模型中衔接各子模块，如图2（b）所示，图中两个信号源sin2，sin1选用正弦信号发生器完结，运用正弦查找表发生正弦波数据，函数调用格局为lOsin（［0：2π／2∧4：2π］）和5sin［0：2π／2∧6：2π］，其输入地址分别为4位和6位，输出为16位。Dixiaoqi模块由图2（a）级联封装得到，模块Parallel to serial为并行／串行转化器。
规划中，因语音信号频率能够看作约为3．4 kHz，所以信号采样频率设为8 kHz，假定回波推迟2．5 ms（小于回波对听觉发生搅扰的规模20 ms），考虑收敛速度和完结状况，步长选用0．1，核算得出滤波器阶数20。
2．3 D／A转化模块规划
运用Texas Instruments公司的D／A芯片TLC5620，并辅佐运用4输入与门SN74HC08M和运算放大器LM358AM，构建数模转化器。TLC5620是8位电压输出的数模转化器，需5V外接电压，有4个输出端口能够挑选。运用扩展插槽与FPGA衔接，信号接119脚，时钟由所编程序在FPGA内完结，经过73脚与TLC5620衔接，操控信号经过63脚衔接TLC5620。
3 、DSP Builder仿真和FPGA验证
经过Simulink仿真得到波形，如图3（a）所示，图中榜首行为回来A听筒的差错e信号波形，第二行为输入话筒的一切信号，即B信号与回波信号之和。由改变的波形能够看出，跟着自适应滤波器的“学习”进程，回波逐步被抵消。
运用ModelSim针对生成的RTL级VHDL代码进行功用仿真，设置信号为模仿方式，如图3（b）所示，图中为减去回波后的差错信号，与Simu-link仿真成果共同。
运用ModelSim完结RTL级功用仿真，其仿真成果并不能准确反映电路的悉数硬件特性，进行门级的时序仿真依然十分重要。在Quartus Ⅱ下编译后进行时序仿真，其仿真波形，如图3（c）所示。
把回波抵消器模型转化生成图元文件，作为一个子模块在顶层体系中调用。在QuartusⅡ环境下，调用各个子模块，构成完好的体系原理图规划，然后进行编译、仿真和引脚分配等作业。最终下载到FPGA芯片中，对硬件进行测验，选用SignalTapⅡ实践测得的值如图4所示，验证本规划的正确性。
最终经过D／A转化电路接入示波器。观测成果，如图5（a），图5（b）所示，经过比较混合回波的信号和经过抵消后得到的回来听筒的消除回波今后的信号，能够看出回波已根本消除，规划到达意图。经过测验，回波衰减率约为25 dB，根本到达ITUTG．167规范中回波衰减率至少20 dB的要求。
4 、结束语
选用DSP Builder进行规划，运用图形界面，用模块化规划替代以往的VHDL言语编程，并归纳多种规划东西，便于研究者迅速地将算法级的构思应用于体系规划中，然后能够专心于体系算法的规划，避免了繁琐的言语编程和电路规划，提高了规划速度，缩短规划周期，为产品开发节省了研制时刻。
责任编辑：gt
