在数据收集过程中，不行防止地会有高频搅扰信号的存在。 当这些信号的频率超越纳奎斯特频率时，数字信号中就会呈现不行意料的搅扰，即频率混叠。为了最大程度地按捺或消除混叠现象对动态测控体系数据收集的影响，就需求运用抗混叠滤波器将无用信号进行衰减和滤除。
规划抗混叠滤波器需求考虑的要素有：截止频率、品质因数、滚降特性等。现在这方面的文章首要会集在评论滤波器自身的规划和功能的改善上，比方文献2首要论述了数据收集体系中对信号进行抗混叠滤波的必要性，介绍了两种低成本、运用简略的抗混叠滤波器的规划办法；而文献3则介绍的是在采样体系中如何用别离元件和集成电路芯片来规划抗混叠滤波器的办法；文献4是经过核算剖析巴特沃斯滤波器、贝塞尔滤波器等的频率特性、品质因数、频率份额因子特性，优化抗混叠滤波器的规划。明显，这些文章关于A/D转化器周围电路的要求以及非线性电容并未加以考虑，这种有约束的规划办法在高速高精度的数据收集体系中明显是不合理的。
文献5中考虑到非线性电容，提出了无源抗混叠滤波器对前级运算扩大器驱动才干要求进步的问题。本文对高速高精度数据收集体系中抗混叠滤波器，对前级驱动扩大器的驱动才干的要求进行进一步的评论。
现在，抗混叠滤波电路对运放驱动才干的要求进步，首要是因为高速高精度数据收集体系中一般都加入了采样坚持电路（由简略电阻电容组成）或者是在ADC内部集成了采样坚持器。为了便利但不失一般性，下面以ADI公司的微处理器ADuC841为例，其内部集成了一个12位的ADC，ADC的内部集成有采样坚持电路，本文以其首要参数评论高速高精度的ADC驱动问题。但评论限于单端驱动的状况，对双端驱动相同有参阅价值。
无源抗混叠滤波器的驱动
图1为前级运放驱动无源抗混叠滤波电路的简略示意图。开关K和电容C2构成了集成在ADC中的采样坚持电路，当开关断开时处于坚持阶段；开关闭合时为采样阶段。
图1 扩大器驱动无源抗混叠滤波器
无源抗混叠滤波器的规划中，考虑最差的状况，假定ADC前后两次转化之间，模拟量的输入值相差（即加到C2上的电压值）最大为5V。为确保C1对C2的分压小于1LSB=5/212，假定要求C1=aC2，这样C1对C2的分压为UC1=1/aUC2，UC2最大为5V，由C1分压所形成的差错最大为UC1=5/a，令5/a＜5/212=1LSB，即a＞212，C1＞4096C2。在实践使用时，因为采样频率往往高于信号中的最高频率数倍（＞2）以上和高频信号频率往往幅值较低，对电容C1的要求C1＞212C2能够恰当的放宽。为确保丈量的可信度，后边都同上调查最差状况，实践使用中可恰当放宽要求。
在ADuC841中的电容C2的值为32pF，C1≥4096C2=131072pF，取标称值C1=0.22mF。
现有的运算扩大器对容性负载的驱动才干有限，当R较小C1值较大时，运放驱动大容性负载时可能会发生振动。AD8024是一种四元组350MHz、24V的扩大器，据其数据手册称可驱动高电容性负载，其最大也能够驱动1000pF的容性负载。可见，运放驱动才干约束了无源抗混叠滤波器的使用，尤其在高精度数据收集体系中。这在实践使用中应该引起留意。
有源抗混叠滤波器的驱动
图2为有源抗混叠滤波器中的运放驱动ADC的简略示意图。有源抗混叠滤波器中的运放作为驱动扩大器，有必要供给满意的输出电流以驱动ADC输入；其带宽应该挨近采样频率的两倍；运放树立时刻应与ADC采样时刻相匹配。下面就这几个方面评论有源抗混叠滤波电路中的驱动扩大器与ADC的匹配问题。
图2 有源滤波器中的扩大器驱动ADC
运放的驱动才干
运放的驱动才干首要是指，运放能否满意采样坚持电路在采样瞬时对充电电流的要求。当采样坚持电路处于采样阶段时，开关K闭合，相当于一个阶跃信号经过电阻R对电容C2（当然这儿仍存在着C1的搅扰）进行充电。为了确保可信度，假定前一次采样值与本次采样值之差为最大值，即5V（ADuC841的电源电压）。也便是相当于一个5V的阶跃信号给C2充电。充电开端的瞬时充电电流最大，最大值Imax=5/R。运放应该满意峰值输出电流Iout≥Imax时的驱动才干要求。ADuC841中的R约200W，Imax=5/R=5V/200W=0.025A=25mA。明显，这个条件不难到达，但依然有许多低功耗的CMOS运算扩大器或扩大器的驱动才干远低于该要求。
运放的单位增益带宽
单位增益带宽是一个很重要的目标，正弦小信号扩大时的重要参数。运放的增益越高，带宽越窄，增益带宽积为常数，即AVBW=常数。因而运算扩大器在给定电压增益下，其最高作业频率遭到增益带宽积的约束。扩大倍数等于1时的带宽称为单位增益带宽。
当运放用做有源抗混叠滤波器时，至少应使其单位增益带宽应高于低通截止频率。但只是满意这个要求还不行，运放的扩大倍数不为1时，因为增益带宽积为常数，扩大倍数添加，带宽相应减小，当小于低通滤波器截止频率时就不能正常作业了。所以，考虑运放的扩大倍数时，可要求单位增益带宽为4“5倍的截止频率。工程上运放的带宽一般取采样频率的2倍以上。
运放树立时刻和压摆率
内部集成有采样坚持电路的ADC或者是加了简略电容电阻采样坚持器的数据收集电路，简单形成较大差错，使ADC丢失精度。这首要是因为电路在ADC每次转化结束时，采样开关进行切换，采样电容切换到输入端开端下一次采样。前后两次采样的模拟量之间存在差值，相当于一个阶跃信号输入到运放的输出端，运放假如不能跟上阶跃信号，就会发生差错，当差错大于1LSB时就会形成ADC精度的丢失。为防止这种差错，运算扩大器应能够鄙人一次转化发动前，确保输入到ADC（采样/坚持电路）的信号在差错带以内（从头树立）。运放能否快速重建，首要考虑它在大信号处理中的速度参数，比方树立时刻和压摆率。为确保丈量的可信度，考虑最差的状况：两次采样的模拟量之间相差电源电压5V，即假定采样开关切换后，相当于给运放加了一个5V的阶跃信号。
为确保采样的准确性，运放的树立时刻与ADC的采样时刻应匹配，即只有当ADC采样输入信号的时刻善于最差状况下扩大器的树立时刻时，才干确保转化成果的精度。
关于12位的ADC，为防止差错，假定电压安稳后其差错应小于1/2LSB。每两次采样模拟量的差值作为ADC的输入，假定为Vi，满意最低要求的差错为Vi×a≤LSB/2=（1/2）×（5/212） ， Vi最大为5V，所以5×a≤（1/2）×（5/212），即a≤1/213=0.00012≈0.01%。也便是要充分运用ADC，满意精度要求，就要求运放的树立时刻短于电压安稳在0.01%以内的时刻。而且这个时刻t应满意，t≤1/420KHz≈2.38mS（ADuC841的最高采样频率为420KHz）。虽然有许多现代的高速运放能够到达上述树立时刻的要求，如OPA211，0.01%的树立时刻缺乏1mS，但在规划ADC的驱动电路依然需求给与满意的注重。
关于一个给定的输入信号起伏和扩大器压摆率（SR），能够求出一个信号频率最大值。在该频率范围内，信号能够被忠实地重建：，其间VP为峰值输出电压。反过来，依据采样速率（fmax）和采样模拟量电压改变的幅值（VP），也能够估算出，ADC对运放压摆率的要求。取输出电压的峰值为两次采样模拟量的差值（5V），可重建的信号频率最大值取420KHz（ADuC841的最高采样率），经核算得SR=2pVP·fMAX=2p·5V·0.42MHz=13.19V/mS。现在高速运放到达上述压摆率也比较简单。如ADI公司的OPA211到达了22V/mS的压摆率。
结语
本文依据现在数据收集体系不断进步的速度和分辨率及非线性电容输入结构等的要求，对高速高精度数据收集体系中两种抗混叠滤波器对驱动扩大器的要求进行了剖析。剖析了无源抗混叠滤波器对前级扩大电路的运放驱动才干的要求，得出理论上无源抗混叠滤波电路精度低，不能充分运用ADC精度和速度，不适用于高速高精度数据收集体系。从而本文对有源抗混叠滤波电路对驱动运放的要求，进行了剖析，别离从高频参数单位增益带宽和高速参数树立时刻，压摆率以及运放的电流驱动才干，剖析了体系对驱动扩大器的要求。这些剖析，为高速高精度信号收集体系中规划有源抗混叠滤波电路供给了很有含义的参阅。
责任编辑：gt
