导言
跟着便携式设备和无线通讯体系在现实生活中越来越广泛的运用，可测性规划（DFT）的功耗问题引起了VLSI规划者越来越多的重视。因为在测验形式下电路的功耗要远远高于正常形式，必将带来如电池寿数、芯片封装、可靠性等一系列问题。跟着集成电路的开展，内建自测验（BIST）因为具有了许多优胜功用（如下降测验对自动测验设备在功用和本钱上的要求、可以进行At—speed测验及有助于保IP核的知识产权等），已成为处理SoC测验问题的首选可测性规划手法。
在BIST中常用线性反应移位寄存器（LFSR）作为测验形式生成器（TPG）。LFSR有必要发生很长的测验矢量集才干满意毛病掩盖率的要求，但这些矢量耗费了很多的功率。
别的，在体系作业形式下，运用于给定电路的接连功用输入矢量具有重要的相关性，而由LFSR发生的接连测验形式之间的相关性很低。因而，在自测验期间会添加电路中节点的翻转活动，导致功耗增大。
2 功耗剖析和WSA模型
CMOS电路中功耗的来历首要分为静态功耗和动态功耗两种。漏电流或从电源供应中继续流出的其它电流导致静态功耗。动态功耗则是因为短路电流和负载电容的充放电，从而由电路正常作业时的功用跳变所引起的，它包含功用跳变、短路电流、竞赛冒险等。关于CMOS工艺来说，现在动态功耗是电路功耗的首要来历。
关于节点i上每次开关上的功耗为：
式中，Si是单周期内翻转的次数，Fi是节点i的扇出，C0是最小输出负载电容，VDD是电源电压。
从式（1）看出，门级的功耗估量与Si和Fi的乘积和节点i的翻转次数有关。节点的扇出由电路拓扑决议，而它的翻转次数由逻辑模仿器来估量。这个乘积即称为节点i的权重翻转活动（Weighted Switching Activity，WSA）。在测验进程中WSA是节点i功耗Ei的仅有变量，所以WSA可作为该节点的功耗估量。关于一对接连的输入矢量TPk=（Vk-1，Vk），电路总的WSA为：
式中i是电路中一切节点的个数，S（i，k）是由TPk所鼓励节点i的翻转次数。
根据式（2），考虑长度为L的测验矢量TS作为电路的输入矢量，电路总的WSA为：
根据以上功率和能量耗费的表达式，再给定一个电路规划为CMOS的工艺和供应电源，可得以下定论：
（1）电路中节点i的跳变数成为仅有的影响能量、最大功耗和均匀功耗的参数。
（2）测验中时钟的频率也影响着均匀功耗和最大功耗。
（3）测验长度，即施加在待测电路（CUT）上的测验向量的数目一只影响总的能量的耗费。
3 LFSR优化的低功耗办法
经过对测验进程的功耗剖析可知，挑选BIST低功耗的计划时，一方面可以经过削减测验序列长度来完结（但该办法往往以献身毛病掩盖率为价值），另一方面下降WSA值也可完结体系功耗的下降。
在BIST结构中，线性反应移位寄存器（LFSR）因为结构的简略性、规则性、十分好的随机测验矢量生成特性、用来紧缩测验呼应时的混杂概率十分小等特色，在DFT的扫描环境中很简略集成，所以当从扫描DFT规划升级成BIST设计时，LFSR因其硬件开支很小而成为BIST中运用最广的矢量生成结构。
根据LFSR优化的BIST结构可分为test—per-一scan和test—per—clock两类结构。test—per—scan技能引起的面积开支较小，测验结构简略，易于扩展：而test—per—clock在一个周期内可完结矢量的生成和呼应紧缩，可以完结快速的测验。
3．1 根据扫描的test—per—scan办法
3．1．1 根本结构
test—per一scan内建自测验的方针是尽可能的下降硬件开支。这种结构在每个输入输出端口处运用LFSR与寄存器的组合来替代LFSR。图l是test—per-scan内建自测验的根本电路结构。在内建自测验矢量下，LFSR生成测验矢量而且经过扫描移位寄存器（shift register）将测验矢量移位到待测电路（CUT）的输入端，一起呼应被移入LFSR并紧缩。
3．1．2 原理
全扫描或部分扫描规划中因为移位会发生比较大的功耗。根据扫描的test一per-scan低功耗规划办法需求修正规范的扫描规划，下降状况转化活动率。没计修正包含在移位期间用于屏蔽扫描途径活动的一些门控逻辑，以及对用于按捺随机形式的附加逻辑进行归纳等。
3．1. 3 部分扫描算法
根据以上扫描规划原理，在消除测验序列中的冗余形式之后，选用图2所示的部分扫描算法对待测电路进行部分扫描规划。其过程如下：
①首要删去一切自反应时序逻辑对应的极点。
②在数据流图中查找一切的强连通单元（Strongly Connected Components，简称SCC）。
③顺次删去SCC一切极点中最大的极点。
参考文献选用上述算法对ISCA89基准电路扫描BIST测验，并选用ATPG东西和仿真东西VCS毛病模仿和功用模仿，表1列出测验掩盖率、均匀功耗和峰值功耗数据。
由表l数据可见，部分扫描对待测电路测验掩盖率影响十分小（《3．5％），且对电路进行部分扫描规划后，扫描寄存器数目大大削减，所以在扫描移位周期需求一起触发寄存器的数目也大大削减，由此引起待测电路内部节点的翻转数目也大大削减，可到达下降BIST的均匀功耗和峰值功耗的意图。
3．2 根据时钟的test—per-clock办法
3．2．1 根本结构
一个test-per-clock内建自测验根本结构如图3所示。每一个测验时钟L2SR生成一个测验矢量。多输人特征寄存器（MulTIple-一Input Signature Register，简称MISR）紧缩一个呼应矢量。
3．2．2 原理
在扫描测验中，首要功耗包含逻辑功耗、扫描功耗和时钟功耗。前面给出的办法首要会集在下降逻辑功耗或扫描功耗，但没有下降时钟功耗。根据时钟的低功耗test—per—clock办法可以一起下降这3种功耗。该办法选用低功耗的test—per-一clock BIST结构。对LFSR进行修正后，用作TPG以生成低功耗的测验矢量。运用这种经过修正的时钟计划会下降被测电路、TPG和馈给TPG的时钟树的跳变密度。经过下降被测电路、TPG和时钟树的状况转化活动率来下降BIST期间的功耗。
因为来历于规范扫描结构的测验形式可直接用于低功耗扫描结构，这种办法与选用传统扫描结构所到达的毛病掩盖率和IC测验时刻根本共同。与传统扫描结构比较，面积开支很小，在电路功用方面也没有丢失。
3．2．3 低功耗测验矢量生成
关于test—per—clock结构来说，削减测验功耗首要经过优化测验矢量来完结，而测验矢量生成技能是指发生确定性测验矢量的技能。
测验矢量生成办法在生成测验形式时，除了要到达传统的ATPG意图，还需考虑下降测验期间的功耗。根据ATPG的办法又分为2种：①集成的ATPG优化办法，该办法的测验形式在测验生成期间进行低功耗优化；②ATPG之后的优化办法，该办法的测验形式首要由传统的ATPG生成，然后再进行功耗优化。
（1）与模仿退火算法相结合测验矢量生成的过程是：首要根据模仿退火算法将测验形式分组成若干个有用测验矢量组与无效测验矢量组两部分；然后根据算法原理，生成操控LFSR运转的操控码；在这些操控码的效果下，LFSR就越过很多的无效测验矢量，生成由有用测验矢量构成的精简的测验矢量序列。其根本流程如图4所示。
（2）与进化算法相结合根据测验矢量生成技能原理，选用根据遗传算法的测验形式生成器，用于核算冗余的测验形式。在冗余测验形式中，一个毛病由几个不同的序列掩盖。然后运用一个优化算法，从前面已核算过的测验序列组合中挑选一个最佳子集，使其峰值功率最小，而不影响毛病掩盖率。参考文献选用ISCAS’85Bench—mark中的组合电路作为试验电路，在坚持毛病掩盖率不变的情况下，对待测电路的测验功耗a与运用模仿退火算法的BIST结构的测验功耗b比较较，得到的成果如表2所示。
由表2可知，满意相同毛病掩盖率时，选用模仿退火算法分组测验矢量后，WSA大幅下降，总的WSA改进率在73．44％~94．96％之间。因为削减测验矢量，测验时刻也大为缩短。
4 结语
选用线性反应移位寄存器生成测验矢量的BIST结构可分为test—per—scan和test—per—clock两大类，相应的完结低功耗BIST测验办法也别离针对test一per—scan和test—per一clock结构。对tesl—per-scan结构形式，削减测验功耗首要经过优化扫描链来完结；关于test—per-clock结构形式，削减测验功耗首要经过优化测验矢量来完结。test—per—scan技能引起的面积开支较小，测验结构简略，易于扩展；而test—per—clock在一个周期内可完结矢量的生成和呼应紧缩，可以完结快速的测验。当然，跟着测验功耗研讨的深化，将会有更好的办法使功耗、毛病掩盖率、体系功用等问题到达最优。
责任编辑：gt
