工业进程操控、便携式医疗设备和自动化测验设备中运用的多路复用数据收集体系(DAS)需求更高的通道密度;在这些体系中，用户期望丈量多个传感器和监控器信号，并将许多输入通道扫描至单个ADC或多个ADC中。多路复用的整体优势在于每通道所需的ADC数量较少，节约了印刷电路板(PCB)空间，下降 了功耗和本钱。自动化测验设备和电源线路监控运用中的某些体系要求每通道运用专门的采样坚持扩大器
和ADC，以便对输入进行同步采样，然后提高每通道的采样速率，并保存相位信息，但价值是更多的PCB面积和更高的功耗。体系规划人员依据终究运用的功用、功耗、尺度和本钱要求进行权衡取舍。它们从中选出一个转化器架构和拓扑，并运用商场上供给的分立式或集成式元件完结信号链规划。图1闪现了多路复用DAS的简化框图，可进行监控并对多种传感器类型进行次序采样。某些情况下，信号链会运用多路复用器与ADC之间的缓冲扩大器或可编程增益扩大器。
图1. 典型多路复用数据收集体系
当多路复用器切换通道时，在其输入端会发生小电压毛刺或反冲。该反冲与多路复用器的敞开和关断时刻、导通电阻以及负载电容成函数联系。具有低导通电阻的大开关一般需选用大输出电容，而每次输入端开关时，都有必要将其充电至新电压。假如输出未能树立至新电压，则将发生串扰差错。因此，多路复用器带宽有必要足够大，且多路复用器输入端有必要运用缓冲扩大器或大电容，才干树立至满量程阶跃。此外，流过导通电阻的漏电流将发生增益差错，因此这两者都应尽可能小。
SAR与Σ-Δ型ADC架构的比照
图2闪现了依据电荷再分配%&&&&&%数模转化器(DAC)阵列的逐次迫临型寄存器(SAR)的根本转化器架构。它在每一个转化开端的边缘上对输入信号进行一次采样，在每一个时钟边缘上进行位比照，并经过操控逻辑调度数模转化器的输出，直到该输出极为挨近地匹配模仿输入。因此，它需求来自独立外部时钟的N个时钟周期，以便以迭代办法完结单次N位转化。
图2. 根本SAR ADC架构
图3闪现了根本的Σ-Δ型ADC架构，它以调制器的过采样频率(KfS)对模仿输入信号接连采样，其转化输出为KfS处系列采样的加权均值。分辨率较高的Σ-Δ型ADC转化时刻较长，由于需求2N次采样才干完结单次转化。
图3. 根本Σ-Δ型ADC架构
内部比较器噪声和DAC线性度决议SAR ADC转化的精度，而调制器中积分器的树立时刻(开关)则决议Σ-Δ型ADC转化的精度。SARADC面临的一个应战是，驱动器扩大器需求在一次转化完毕与下次转化开端之间的收集时刻内树立其模仿输入端注入的开关瞬变电流。
SAR ADC的输入带宽(数十MHz)比采样频率高。所需输入信号带宽一般在数十到数百kHz内，因此，需求用抗混叠滤波器过滤掉折回方针带宽的无用混叠信号。在Σ-Δ型ADC的情况下，所需输入信号带宽一般在DC至几kHz之间，数字滤波器的输入带宽低于调制器的采样频率，因此，放宽了抗混叠要求。数字滤波器滤除 方针带宽以外的噪声，抽取器则下降输出数据速率，使其回落至奈奎斯特速率。
多路复用运用面临的应战
精细SAR ADC由于易用性、低功耗、小封装和低推迟等特色而在许多运用中广受青眯，简化了多路复用DAS的快速通道切换。精细Σ-Δ型ADC具有杰出的带外按捺功用，并且在完结斩波功用的情况下，能按捺挨近直流(50 Hz/60 Hz)的1/f噪声成分，因此广泛运用于工业运用和音频运用中。在这种情况下，ADC的采样速率是用高分辨率换来的。
SAR ADC固有异步特点，能够快速规划操控环路，转化相关的推迟或流水线推迟简直为零，并且对挨近满量程的步进输入能作出快速呼应——因此，它是许多多路复用运用的遍及挑选。而Σ-Δ型转化器架构一般具有单调性(这意味着它能在恣意时刻点转化)，并选用集成式调制器来完结要求以一个大局内部或外部时钟源来同步一切内部模块的过采样和数字抽取滤波——成果导致非零周期推迟或树立时刻问题。有些体系也依赖于一致的多通道数字化进程，其低推迟使选用SAR ADC的通道切换更便利快速。除了数字滤波器的推迟(群推迟)，Σ-Δ型ADC还常用于多种类型的传感器多路复用——比方温度、压力或称重传感器——然后以较低的输出数据速率获取小电压改变，比方进程 操控。这首要是由于它具有较高的分辨率、精度、噪声和动态规模功用，而SAR ADC一般要求每个通道装备低通滤波器或进行缓冲，成果会在空间和本钱方面使问题杂乱化。
某些精细SAR ADC较高的吞吐速率答应在数字化处理中以较高的扫描速率对多个通道进行多路复用，因此所需的ADC数量较低，节约了PCB面积和本钱。精细Σ-Δ型ADC能够进行多路复用的输出数据速率受限于数字滤波器类型的树立时刻，这就约束了其为多路复用器通道树立快速满量程瞬态的才干。树立时刻 还会因所运用的数字滤波器类型而不同。用户有必要比及数字滤波器的树立时刻彻底完毕，才干获得有用的转化成果，然后才干切换到下一个通道。某些内置sinc (sinx/x)数字滤波器的Σ-Δ型ADC答应在单个周期内完结树立或零推迟，办法是屏蔽内部数字滤波器成果，一起在第一个转化周期内、或在开端新的采样 周期前输出彻底树立的数据成果。这些ADC的输出数据速率一直低于其彻底树立的推迟时刻往后的速率。
两类精细ADC在多路复用运用中面临的一起问题是带宽、树立时刻和输入规模要求。在一个多路复用DAS中，当输入通道切换到下一通道时，一个严重难题是ADC有必要支撑大电压起伏步进的改变和快速转化(哪怕是直流信号)，由于输入步进可能从负满量程电压(有时候是接地)转化为正满量程电压，反之亦然。换 言之，两个输入通道之间会在很短的时刻内发生大电压步进，并且ADC输入有必要要能够树立这个大电压步进。这为ADC驱动器带来了额外负担，并且在这种情况下，ADC驱动器的大信号带宽功用成为了挑选ADC驱动器的要害标准。在大起伏步进的情况下，非线性效应闪现，并且压摆率和输出电流特性会约束ADC驱动器的功用和输出呼应。多路复用器通道开关有必要与ADC转化引脚同步，并且在发动转化之后应当等候一段较短的开关推迟(几十ns)，然后再切换到下一通道，这样能够有充沛的时刻树立所选通道。为了确保最大吞吐速率时的功用，多路复用体系的一切元件都有必要在多路复用器切换与下一次转化开端之间的时刻里在ADC输入端完结树立。
集成式和分立式多路复用精细DAS解决方案
现在，商场上有集成式和分立式两类多路复用运用解决方案，详细取决于客户的需求。分立式多路复用解决方案的优势是，在依据功用求挑选适宜的信号调度组件时具有较大的灵活性。用户依然需求面临与通道切换、时序和树立时刻相关的杂乱规划问题。咱们也能够以为，假如用户能够切换多路复用器输入通道，进行外部校准以扫除差错，灵活性依然存在，可是，成果很可能会添加电路板尺度和本钱，献身功用和灵活性。有些客户也会出于灵活性考虑，偏好自行对FPGA施行定制数字滤波，而不选用片内集成的滤波器。
假如客户运用集成式多路复用解决方案，则无需忧虑通道切换、时序和树立时刻问题。别的，这种办法能够供给独立通道装备，并且带有不同的输入规模和差错校准选项。这种情况下，客户在信号调度方面的灵活性较低，但该办法能够简化规划，节约面积和物料本钱，一起还具有足够的功用。当今商场上现有的部分高度集成式SAR和Σ-Δ型ADC能够战胜在规划精细DAS时面临的许多应战。这些%&&&&&%消除了对输入信号进行缓冲、电平转化、扩大、衰减或以其他办法调度的必要性。它们还消除了共模按捺、噪声、通道切换、时序和树立时刻等方面的忧虑。
挑选SAR或Σ-Δ型转化器架构时，体系规划人员应当依据多路复用数据收集体系的功用、功耗、尺度和本钱要求考虑本文中的规划优缺点。
