作者/韩 俊 珠海欧比特宇航科技股份有限公司(广东 珠海 519080)
跟着我国航空业的开展，我国自主规划的飞机越来越多的飞翔在天空中，为了记载监控飞机飞翔过程中，飞机各种设备的参数，就需求飞翔参数记载仪器进行实时记载。而飞机上设备品种、接口类型、信号品种都比较多，而为了满意多种飞机类型的需求，就需求将飞翔参数收集器设备的尺度做的比较小，使得大飞机和小飞机都能够运用。
为了满意上述要求，最好的运用方法，便是选用一款具有多种功用模块的芯片来进行开发规划，这样能够防止选用多款独自的功用芯片规划形成设备尺度过大，体系协调性较差的状况。S698-T芯片是珠海欧比特操控工程股份有限公司自主研制规划的以SPARC V8(IEEE-1754)架构为规范的32位RISC整数单元IΜ为主控内核，配以IEEE-754规范的64位双精度浮点处理单元FPΜ。选用130 nmCMOS工艺制作及运用BGA352封装方式的高性能、高可靠性、高集成度的嵌入式SoC芯片。S698-T内部还集成了1553B总线操控器、ARINC429总线操控器、CAN总线操控器、多功用IO接口、ΜART接口、在线硬件调试支撑单位DSΜ、DAC模块、ADC模块等多种功用模块。
1 飞参收集器硬件规划
飞参收集器的首要功用：完结输入通道参数的高精度收集作业，并按必定的格局输出到记载器;经过以太网接口衔接上位机可完结参数装备、经历设置、数据校准、数据卸载等功用;收集器内部带有实时时钟，收集成果数据带有时钟信息;具有8路高速采样通道，这8个通道在调试形式下，可作为虚拟示波器运用，在收集形式下，可对信号正常收集;经过CAN总线可级联设备扩展收集通道;产品支撑上电自检、周期自检和保护自检，并能够记载并陈述自检测信息，便利定位毛病;产品考虑EMI、EMC规划，进步产品的抗电磁干扰才能。
收集器选用模块化规划，其整体框图如图1所示。收集器由六部分组成：电源模块、主控模块、开关量信号收集模块、模拟量信号收集模块、沟通信号收集模块、母板。
图1 产品整机组成框图
其间电源模块首要完结DC-DC电源转化，为产品中其他功用模块供给安稳的电源。
主控模块集成了体系操控器、航空总线接口(包含1553B总线接口、ARINC429总线接口、CAN总线接口、RS422接口、RS232总线接口、以太网总线接口)以及板载缓存等模块。
开关量信号收集模块首要完结90路开关信号的收集。
模拟量信号收集模块首要完结5路耗油信号、5路0～100 mV模拟信号、5路-10～10V直流差分信号、30路±35 V直流信号、10路±200 V直流信号、8路高速采样功用、8路频率信号和10路电流比计信号的收集。
沟通信号收集模块首要是完结6路36～380 V沟通模拟信号以及6路三相沟通同步器信号的收集。
收集器选用模块化规划，除电源模块之外，主控模块直接经过并行总线操控其他三个功用模块，一切参数装备，收集成果数据帧组合都是在主控板完结，主控板供给以太网接口用于与上位机通讯，进行参数装备、剖析查看收集时的数据导出以及高速收集通道的数据上传，一起供给RS422接口，用于将收集成果数据传送到记载器。
母板首要用于完结对外接口和各个功用模块之间的衔接以及功用模块之间的互连。
2 FPGA规划完结
收集器中有4个功用模块涉及到FPGA规划。
主控模块功用框图如图2所示：
图2 主控模块功用框图
主控模块的FPGA首要完结以下功用模块：
² 1路HDLC总线接口操控器，要求发送FIFO为1024 Byte，接纳FIFO为64 Byte;
² 2路RS232总线操控器，要求发送FIFO为64 Byte，接纳FIFO为1024 Byte;
² 4路RS422总线操控器，要求发送FIFO为64 Byte，接纳FIFO为1024 Byte。
FPGA与S698T之间经过并行总线(地址、数据以及操控信号)进行通讯，FPGA内部需求具有并行总线操控接口;
² 16路GPIO接口;
² 板载缓存FLASH JKFC2G08VS48MM操控接口;
² 通道装备信息存储器EEPROM AT24C16A操控接口;
² RTC时钟芯片接口;
² 1路FPGA本身心跳脉冲输出。
该FPGA上电作业流程为：上电->读取通道装备信息存储器EEPROM->依据装备信息(各总线接口的参数包含波特率、奇偶校验等)设置各个总线接口的参数，并使能总线接口处于接纳状况->等候S698T把接纳在缓存的数据读走;
开关量信号收集模块功用框图如图3所示。
图3 开关量信号收集模块功用框图
开关量信号收集模块的FPGA首要完结以下功用模块：
² ADC芯片ADS8555SPM 接口，该接口需求缓存空间，用于缓存ADC的收集成果;
² 通道挑选开关MAX354接口;
² 16路GPIO(用于操控收集通道输入规模的电阻挑选);
² 通道装备信息存储器EEPROM AT24C16A操控接口;
² 1路FPGA本身心跳脉冲输出;
² 开关量信号收集的各种滤波算法;
该FPGA上电作业流程为：上电->读取通道装备信息存储器EEPROM->依据装备信息(通道是否使能、通道输入规模(依据规模决议该通道是否加上拉电阻))设置通道的硬件->开端每0.1 μs轮询一个通道的收集成果并缓存起来->等候S698T把缓存的数据读走;
模拟信号收集模块功用框图如图4所示。
图4 模拟信号收集模块功用框图
模拟信号收集模块的FPGA首要完结以下功用模块：
² ADC芯片ADS8555SPM 接口，该接口需求缓存空间，用于缓存ADC的收集成果;
² 通道挑选开关MAX354接口;
² 电流比测验量程操控开关MAX335MRG接口;
² 测频操控模块，支撑8通道输入(8选1输入);
² 通道装备信息存储器EEPROM AT24C16A操控接口;
² 1路FPGA本身心跳脉冲输出;
² 模拟量收集的滤波算法;
因为收集通道的数据收集彻底由FPGA操控完结(包含收集流程)，所以该FPGA上电作业流程为：上电->读取通道装备信息存储器EEPROM->依据装备信息(通道是否使能、通道输入规模)设置通道的硬件->开端每0.1 μs轮询一个通道的收集成果并缓存起来->等候S698T把缓存的数据读走;
沟通信号收集模块结构框图如图5所示，首要完结以下功用：
图5 沟通信号收集模块功用框图
² 自整角机—数据转化器芯片AD2S44接口，该接口需求缓存空间，用于缓存ADC的收集成果;
² 沟通信号收集芯片MCP3903接口;
² 通道装备信息存储器EEPROM AT24C16A操控接口;
² 1路FPGA本身心跳脉冲输出;
² 沟通信号收集的滤波算法;
该FPGA上电作业流程初定为：上电->读取通道装备信息存储器EEPROM->依据装备信息(通道是否使能等)设置通道的硬件->开端每0.1 μs轮询一个通道的收集成果并缓存起来->等候S698T把缓存的数据读走;
3 定论
经过板级调试及试验标明：根据S698-T的飞参收集器规划彻底满意实践使用需求，现在该型飞参收集器已很多运用在实践产品中。
参考文献：
[1]潘松.VHDL实用教程[D].成都：电子科技大学出版社,2000.
[2]欧比特操控工程股份有限公司,S698-T规划手册.
[3]颜军.SPARC嵌入式体系规划与开发-S698系列处理器实用教程[M].北京:我国规范出版社, 2013.
