跟着电路板上走线密度越来越高，信号串扰总是一个难以疏忽的问题。因为不只仅会影响电路的正常作业，还会添加电路板上的电磁搅扰。
在电路板上的一些高频信号会串扰到MCU电路或许MCU的I/O接口电路，构成共模电压，众所周知，共模电压在电路规划时是最让人厌烦的玩意儿，因而，规划电路板时要防止各种或许形成电路作业不正常的共模电压的串扰。
减小电路板上串扰的规划准则简略归类
1，经过合理布局使各个%&&&&&%之间的连线尽量短。
2，因为串扰程度和施加搅扰信号的频率成正比，因而要使高频信号线远离灵敏信号线。
3，施加搅扰信号线与遭到搅扰信号线不只需远离，最好要用地线阻隔，而且防止彼此平行走线。
4，在多层PCB板中，施加搅扰信号线与遭到搅扰信号线或灵敏信号走线要用地线阻隔或相隔地层。
5，在多层PCB板中，施加搅扰信号线与遭到搅扰信号线分别在地线或地层的相对双面，也便是隔层。
6，尽量运用输入阻抗较低的灵敏电路，必要时能够运用旁路%&&&&&%下降灵敏电路的输入阻抗。
最终留意的是，在布线时，地线关于按捺信号串扰的效果是十分显着的，在搅扰线和受搅扰线直接布地线，能够将串扰下降10db左右。
闻名的3W布线规矩
在按捺电路板走线信号串扰方面，有一个十分有名的3W布线规矩（其间W便是布线宽度），它的内容是：关于宽度是3W的信号线，假如其他走线的中心和它的中心之间的间隔大于3W，就能防止信号之间的串扰。如下图所示。
依据这个规矩，3W规模内包含了信号电流发生的75%的磁通量，只需相邻的导线在这个规模之外，信号之间的串扰就不会很严重，值得留意的是，信号电流发生的磁通量的98%包含在10W规模内。
