1.导言
在工业现场、国防军事、航空航天等范畴需求使用电路本身资源进行快速的毛病确诊，即要求电路具有自测验功用。为了使杂乱的电路具有自测验功用有必要进行专门的可测性剖析与规划[1]。而经过树立毛病确诊模型来研讨杂乱体系的可测性是一种精确并有用的办法。使用层次性依靠模型，规划者能将各个子体系整组成一个具有层次结构的完好体系。在这一完好体系模型框架下，进行体系的可测性剖析，并确认整个体系可测性规划与毛病确诊计划[2-3]。
多信号模型从信号的多维特点着手，改进了依靠性模型结构中的毛病影响联络剖析不完好的缺乏，一起统筹结构化模型建模简略快速的长处，在大型杂乱体系中得到了成功使用[4-7]。多信号为模型区别毛病对体系功用的影响作用界说了功用毛病和彻底毛病。多信号模型处理结构性失真的办法是找出组件影响的信号与测验点所能检测到的信号的因果联络[8-10]。
高速数据收集器由FPGA、DSP等大规模集成电路组成，是典型的板级电路。广泛地使用于工业、农业及国防范畴范畴。本文选用多信号模型对数据收集器进行了可测性剖析与可测性规划，使高速数据收集具有自测验功用，进步其毛病检测率及毛病阻隔率，处理现场对板级电路要求快速进行毛病确诊及毛病定位的要求。
2．高速数据收集器的多信号流建模
原数据收集体系未考虑可测性，体系本身能够供给的测验信息有限，很多重要测验数据和要害参数无法获取。一些参数能够测到但无法完结板级自测验，而一些参数无法测得。所以原始收集器的可用信号有5个，用字母S表明：S1-增益、S2-线性度、S3-直流误差、S4-体系精度，S5-收集速率。数据收集器共有9个模块，每个模块有功用毛病(符号为F)和彻底毛病(符号为G)两个毛病，共18个毛病，找出组成单元与信号的影响联络，如表1所示。
表1元件与信号相相关络
拟定的电路功用测验确诊计划，设置测验点和测验，内容见表2。由此能够树立数据收集器的多信号模型[11]，如图1所示。
表2测验称号、方位和检测信号称号
模型的形式化界说如下。
体系组成单元集C={扩大电路1、扩大电路2、滤波电路1、滤波电路2、上路AD转化模块，下路AD转化模块、锁相环模块、DSP模块和FPGA模块}。
信号集S = {S1，S2，S3，S4，S5}；测验点TP = { TP1、TP2、TP3、TP4、TP5}；
测验集T = {t1，t2，t3，t4，t5，t6，t7，t8，t9，t10}；
元件信号集SC(ci) ={}；
测验点包括测验集SP={SP(TP1)，SP(TP2)，SP(TP3)，SP(TP4)，SP(TP5)}；
测验信号集ST={ ST(t1)，ST(t2)，…，ST(t10)}；
图1数据收集器的多信号模型
3．高速数据收集器可测性
规划多信号模型的剖析成果能够辅导可测性规划，为规划人员指出体系难于测验的硬件缺点，测验点和测验挑选的不合理之处。经过模型剖析也能够判别体系的模块和功用区分是否合理。根据多信号模型的可测性剖析能够处理如下几个体系规划问题，直接指明可测性规划的详细方向。
(1)模型区分的合理性。多信号模型的模块区分计划能够作为体系实践规划的区分计划。合理的功用和结构区分是进步硬件本身的测验特性的重要手法。区分是要从产品层次、结构和电气等视点把杂乱体系区分为较简略、可独自测验的单元简单进行。
(2)信号挑选的局限性。特征信号的多样性给板级电路测验带来难度。因为规划者在功用规划时未对要害信号的检测给予硬件支撑，使得体系的固有测验特性下降。无论怎样规划确诊战略都无法阻隔一切毛病。建模时进行的信号界说和依靠性剖析提出了若干备选信号，其中有适当一部分是无法在短少板级测验设备的情况下检测的。此刻，以部分信号来到达阻隔悉数毛病的意图显然是不现实的。而多信号模型在信号剖析时能够指明体系现有信号集与完好信号集的差集。规划者能够根据差会集的信号规划检测电路并供给测验通道。 (3)测验施加的有用性。存在冗余测验阐明测验的挑选过多，形成了测验资源的糟蹋。底子原因是剩余的测验未能供给新的毛病信息，无助于毛病的阻隔。这表明单纯添加测验点和测验并无适宜改进可测性，应该使得新增测验所检测的毛病信息与现有测验检测到的毛病信息既有交集又不彻底相同。
本文根据多信号模型的可测性剖析成果进行可测性规划进程如下。
(1)原数据收集器器根据实践功用区分，即分为信号调度、模数转化、等周期采样和整体操控四个首要模块。物理区分方面上，各模块之间留有满足空间以便利各模块测验鼓励的引进和被检测信息的传递。
(2)根据信号界说发现现有信号集有5个元素。形成原数据收集器的可测性目标较低的一个原因便是可用信号数量少。这是受体系结构所限。关于板级体系，某些目标因为短少检测设备而无法测验；有些目标因为短少测验通道使得测验数据无法收集；有些目标因为与体系正常功用无关而被规划者疏忽了。根据此，对数据收集器从头规划以添加可用信号，改进可测性。
①在FPGA内规划可调理输入信号发生电路DSP模块操控。
②截止频率测验电路，经过输入方波收集输出均匀电压的办法，获取滤波器的截止频率。
③由DSP操控专用鸿沟扫描芯片完结具有鸿沟扫描结构芯片的测验。首要完结FPGA内核逻辑的测验。
④把FPGA内的逻辑电路根据功用进行分块规划，准则便是要尽或许削减逻辑电路模块之间的信号联络，使模块电路的输入信号数目削减。
⑤FPGA内部规划数据收集器获取锁相环输出频率。
经过从头规划使得原数据收集器不能测验的参数都能够作为信号了。现在添加6个信号：截止频率、转化速度、噪声、PLL输出频率、DSP自检目标和FPGA自检目标。所以现在选取的信号有11个，从头编号后显现如下。S1-增益、S2-线性度、S3-直流误差、S4-截止频率，S5-转化速度，S6-转化噪声，S7- PLL输出频率，S8-转化速度，S9- FPGA自检目标，S10-体系精度，S11-收集速率。新的信号与元件依靠联络见表3。
表3元件与信号相相关络
(3)新信号的参加使得体系有必要添加新的测验点和新的测验项目。新的测验计划添加了4个测验点，为检测一切信号使得测验添加到了19个，对新模型从头进行可测性剖析后发现有4个冗余测验。所以新测验计划含有15个测验项目。详细测验项意图称号、测验内容和测验方位见表4。
进可测性规划后，本来未检测毛病已能检测到，毛病检测率有本来的1.72%进步到100%；而且一切未阻隔毛病均以阻隔到一个模块，使得一切毛病悉数区别开，即毛病阻隔率有规划前的12.97%进步到100%。可测性规划后的数据收集器的可测性剖析成果与原数据收集的剖析成果列于表5，由此表能够看出可测性进步作用。
4. 定论
本文经过树立高速数据收集器的多信号流模型，对数据收集器进行了可测性剖析与可测性规划，经过可测性规划其毛病检测率和毛病阻隔率均到达100%，在此根底上能够经过DSP完结整个电路的自测验。本文的研讨成果为进步电路的自测验才能奠定根底，可习惯现场快速毛病确诊和毛病定位的需求。本文作者立异点:提出了一种板级电路内建自测验建模技能，针对原有电子体系添加内建自测验的可测性技能，并选用多信号流作为评价办法，经过实践体系验证了所提出办法的可行性和实践价值。
表4测验称号及方位
表5可测性改进比照表
本文根据多信号模型的可测性剖析成果进行可测性规划进程如下。
(1)原数据收集器器根据实践功用区分，即分为信号调度、模数转化、等周期采样和整体操控四个首要模块。物理区分方面上，各模块之间留有满足空间以便利各模块测验鼓励的引进和被检测信息的传递。
(2)根据信号界说发现现有信号集有5个元素。形成原数据收集器的可测性目标较低的一个原因便是可用信号数量少。这是受体系结构所限。关于板级体系，某些目标因为短少检测设备而无法测验；有些目标因为短少测验通道使得测验数据无法收集；有些目标因为与体系正常功用无关而被规划者疏忽了。根据此，对数据收集器从头规划以添加可用信号，改进可测性。
①在FPGA内规划可调理输入信号发生电路DSP模块操控。
②截止频率测验电路，经过输入方波收集输出均匀电压的办法，获取滤波器的截止频率。
③由DSP操控专用鸿沟扫描芯片完结具有鸿沟扫描结构芯片的测验。首要完结FPGA内核逻辑的测验。
④把FPGA内的逻辑电路根据功用进行分块规划，准则便是要尽或许削减逻辑电路模块之间的信号联络，使模块电路的输入信号数目削减。
⑤FPGA内部规划数据收集器获取锁相环输出频率。
经过从头规划使得原数据收集器不能测验的参数都能够作为信号了。现在添加6个信号：截止频率、转化速度、噪声、PLL输出频率、DSP自检目标和FPGA自检目标。所以现在选取的信号有11个，从头编号后显现如下。S1-增益、S2-线性度、S3-直流误差、S4-截止频率，S5-转化速度，S6-转化噪声，S7- PLL输出频率，S8-转化速度，S9- FPGA自检目标，S10-体系精度，S11-收集速率。新的信号与元件依靠联络见表3。
表3元件与信号相相关络
(3)新信号的参加使得体系有必要添加新的测验点和新的测验项目。新的测验计划添加了4个测验点，为检测一切信号使得测验添加到了19个，对新模型从头进行可测性剖析后发现有4个冗余测验。所以新测验计划含有15个测验项目。详细测验项意图称号、测验内容和测验方位见表4。
进可测性规划后，本来未检测毛病已能检测到，毛病检测率有本来的1.72%进步到100%；而且一切未阻隔毛病均以阻隔到一个模块，使得一切毛病悉数区别开，即毛病阻隔率有规划前的12.97%进步到100%。可测性规划后的数据收集器的可测性剖析成果与原数据收集的剖析成果列于表5，由此表能够看出可测性进步作用。
4. 定论
本文经过树立高速数据收集器的多信号流模型，对数据收集器进行了可测性剖析与可测性规划，经过可测性规划其毛病检测率和毛病阻隔率均到达100%，在此根底上能够经过DSP完结整个电路的自测验。本文的研讨成果为进步电路的自测验才能奠定根底，可习惯现场快速毛病确诊和毛病定位的需求。本文作者立异点:提出了一种板级电路内建自测验建模技能，针对原有电子体系添加内建自测验的可测性技能，并选用多信号流作为评价办法，经过实践体系验证了所提出办法的可行性和实践价值。
表4测验称号及方位
表5可测性改进比照表
