与曾经的自我比较，现在的FPGA不再仅仅是查找表（LUT）和寄存器的调集，而是现已远远超出了现在的体系结构的探究，为未来的ASIC供给规划架构。
该系列器材现在包含从根本的可编程逻辑一直到杂乱的SoC。在各种运用范畴（包含轿车，AI，企业网络，航空航天，国防和工业主动化等）中，FPGA能够使芯片制造商以在必要时能够更新的办法来施行体系。在协议，规范和最佳实践仍在展开以及要求ECOS坚持竞争力的新商场中，这种灵活性至关重要。
Aldec商场总监Louie de Luna表明，这是Xilinx决议为其Zynq FPGA增加Arm中心以创立FPGA SoC的原因。 “最重要的是，供货商现已改进了东西流程。这对Zynq产生了很大的爱好。他们的SDSoC开发环境看起来像C，这对开发人员来说很好，由于运用程序一般是用C言语编写的。所以他们运用软件功用并答运用户将这些功用分配给硬件。“
Xilinx’s Zynq-7000 SoC. Source: Xilinx
这些FPGA中的一些不仅仅是相似SoC的。它们自身便是SoC。
“他们或许包含多个嵌入式处理器，专用核算引擎，杂乱接口，大容量存储器等等，”OneSpin SoluTIons归纳验证产品专家Muhammad Khan说。 “体系架构师方案和运用FPGA的可用资源，就像他们为ASIC所做的那样。规划团队运用归纳东西将他们的SystemVerilog，VHDL或SystemC RTL代码映射到根底逻辑元素中。关于大部分规划进程来说，有用瞄准FPGA和瞄准ASIC或全定制芯片之间的差异正在缩小。”
ArterisIP首席技能官Ty Garibay十分了解这一演化。 “从历史上看，Xilinx在2010年开端走Zynq的路途，他们界说了一款产品，该产品将Arm SoC的硬宏归入到现有FPGA中，” 他说。 “然后Intel（Altera）延聘我做根本相同的作业。价值建议是SoC子体系是许多客户想要的东西，但由于SoC特别是处理器的特性，它们不合适在FPGA上组成。将这种等级的功用嵌入到实践的可编程逻辑中是令人望而生畏的，由于它简直将整个FPGA用于该功用。可是它能够作为整个FPGA芯片的一小部分或一小部分，作为一个硬性功用。你抛弃了为SoC供给真实可重构逻辑的才能，但它能够编程为软件，以这种办法来改动功用。
这意味着能够在该结构中具有软件可编程的功用，硬宏和硬件可编程功用，他们能够一同作业，他说。 “有一些适当不错的商场，特别是在低本钱轿车操控范畴，无论怎么，传统上都是FPGA周围的放一个中等功用微操控器型器材。客户只会说，我仅仅将整个功用放到FPGA芯片的硬宏上，以削减电路板空间，削减BOM，下降功耗。”
这契合曩昔30年FPGA的展开，原本的FPGA仅仅可编程结构和一堆I/O。跟着时刻的推移，内存操控器与SerDes，RAM，DSP和HBM操控器一同被硬化了。
Garibay说：“FPGA供货商一直在持续增加芯片面积，但也持续增加越来越多的硬逻辑，这些逻辑被适当大份额的客户群遍及运用。” “今日产生的作业是将其扩展到软件可编程的一面。在这个ARM SoC之前增加的大多数东西都是不同办法的硬件，主要与I / O有关，但也包含DSP，经过强化它们来节约可编程逻辑门是有意义的，由于有满意的方案成效。 ”
一个观念问题
这根本上现已将FPGA变成了瑞士军刀。
“假如你缩短时刻，那仅仅一堆LUT和寄存器，而不是门，”NetSpeed Systems商场和事务开发副总裁Anush Mohandass说。 “他们有一个经典问题。假如您将任何通用使命与其特定于运用程序的版别进行比较，那么通用核算将供给更大的灵活性，而特定于运用程序的核算则会供给一些功用或功率优势。赛灵思和Intel（Altera）企图越来越多地与其结盟，他们注意到简直每个FPGA客户都具有DSP和某种办法的核算。所以他们加入了Arm内核，他们加入了DSP内核，他们加入了全部不同的PHY和常用的东西。他们加强了这一点，这使得功率更高，并且功用曲线变得更好。”
这些新功用为FPGA在各种新式商场和现有商场中发挥重要效果打开了大门。
“从商场视点来看，您能够看到FPGA肯定会进入SoC商场，”Synopsys的高档营销总监Piyush SancheTI表明。 “你是否在做一个FPGA或一个老练的ASIC是经济的。这些线条开端含糊不清，咱们当然看到越来越多的公司 – 特别是在某些商场 – 正在展开FPGA出产经济性更好的出产范畴。”
从历史上看，FPGA现已用于原型制造，但关于出产用处而言，它仅限于航空航天，国防和通讯根底设施等商场，SancheTI说。 “现在商场正在扩展到轿车，工业主动化和医疗设备。”
AI，这是一个蓬勃展开的FPGA商场
一些选用FPGA的公司是期望优化其IP或AI/ML算法功用的体系供货商/OEM。
“NetSpeed的Mohandass表明：”他们想要开发自己的芯片，并且其间许多人开端做ASIC，或许有点吓人。 “他们也或许不想花费3000万美元的晶圆成原本取得芯片。对他们来说，FPGA是一个有用的切入点，他们具有共同的算法，他们自己的神经网络，他们能够看到它是否能够供给他们所期望的功用。”
西门子公司Mentor的Catapult HLS归纳与验证高档产品营销司理Stuart Clubb表明，现在AI运用面对的应战是量化。 “需求什么样的网络？我怎么树立这个网络？什么是内存架构？从网络开端，即便你只要几层，并且你有许多数据有许多系数，但它很快就会转化为数百万个系数，并且存储带宽变得十分可怕。没有人真实知道什么是正确的架构。假如答案不知道，你不会跳进来树立一个ASIC。”
在企业网络范畴，最常见的问题是暗码规范好像一直在改动。 Mohandass表明：“与其测验构建ASIC，不如将其放在FPGA中，并使暗码引擎更好。” “或许，假如您在全球网络方面进行任何类型的数据包处理，FPGA依然为您供给更多的灵活性和更多的可编程性。这便是灵活性起效果的当地，并且他们现已运用了它。你依然能够称之为异构核算，它依然看起来像一个SoC。”
新规矩
跟着新一代FPGA SoC的运用，旧规矩不再适用。 “具体来说，假如你在电路板上进行调试，你做错了，”Clubb指出。 “虽然开发板上的调试被以为是一种本钱较低的处理方案，但这能够追溯到能够说的前期阶段：'它是可编程的，您能够在它上面放置一个示波器，您能够查看并查看产生了什么。但现在说：'假如我发现了一个过错，我能够修正它，在一天内编写一个新的比特流，然后将它从头放回到电路板上，然后找到下一个过错，'这太张狂了。这是你在职工的时刻被视为不是本钱的范畴看到的许多心态。办理层不会购买模仿器或体系级东西或调试器，由于'我仅仅付钱让这个人完结作业，并且我会尖叫他，直到他努力作业。”
他说，这种行为依然很常见，由于有满意多的公司以每年下降10％的情绪让每个人都兢兢业业。
可是，FPGA SoC是真实的SoC，需求严厉的规划和验证办法。 “结构可编程的现实并不会真实影响规划和验证，”Clubb说。 “假如你制造SoC，是的，你能够依照我听到的一些客户所说的'乐高'工程。这是框图办法。我需求一个处理器，一个内存，一个GPU，其他一些零件，一个DMA内存操控器，WiFi，USB和PCI。这些都是您拼装的'乐高'积木。费事的是你有必要验证他们的作业，并且他们一同作业。”
虽然如此，FPGA SoC体系开发人员正在敏捷赶上其验证办法所重视的SoC体系。
“他们并不像传统的芯片SoC开发人员那样先进，他们的处理思路是'这将花费我200万美元，所以我最好做好预备'，由于[运用FPGA]的本钱是更低，“Clubb说。 “可是假如你花费200万美元开发FPGA，并且你弄错了，现在你将花费三个月的时刻修正这些bug，但依然有问题需求处理。球队有多大？要花多少钱？上市时的赏罚是什么？这些都是十分难以明晰量化的本钱。假如您处于消费范畴，那么在圣诞节期间您真的很关怀怎么运用FPGA简直不太或许，所以这有一个不同的优先级。在定制芯片中完结SoC的整体本钱和危险，并拉动触发器。并且还会说：'这是我的体系，我完结了'，你看不到那么多。众所周知，这个职业正在整合，并且大筹码的大牌球员越来越少。每个人都有必要找出一种办法来完成，而这些FPGA正在完成这一方针。”
新的折衷挑选
SancheTI说，工程团队规划意图让他们的挑选对方针设备敞开并不罕见。 “咱们看到许多公司创立RTL并对其进行验证，简直不知道他们是否要去做FPGA或ASIC，由于许多时分这个决议或许会改动。您能够从FPGA开端，假如到达必定数量，经济或许会有利于调试ASIC。”
关于今日的AI运用空间特别如此。
eSilicon营销副总裁Mike Gianfagna表明：“加快AI算法的技能正在展开。 “明显，人工智能算法现已存在了很长一段时刻，但现在咱们突然间在怎么运用它们方面变得愈加杂乱，并且以挨近实时的速度运转它们的才能，这是十分奇特的。它从CPU开端，然后转移到GPU。但即便是GPU也是一种可编程器材，所以它具有必定的通用性。虽然架构拿手并行处理，但由于这便是图形加快的全部内容，所以这很便利，由于这便是AI的全部内容。在很大程度上它是好的，但它依然是一种通用的办法。所以你能够取得必定程度的功用和功耗。有些人接下来会转向FPGA，由于您能够比运用GPU更好地定位电路，并且功用和成效都得到提高。 ASIC在功耗和功用方面是极致的，由于您具有完全自界说的架构，能够完全满意您的需求，不多不少。这明显是最好的。”
人工智能算法很难映射到芯片，由于它们处于简直不变的状况。所以在这一点上做一个全定制的ASIC不是一种挑选，由于它在芯片出厂时现已过期。 “FPGA对此十分好，由于你能够对它们进行从头编程，所以即便花费贵重的价格，但它不会过期，你的资金也不会打水漂，”Gianfagna说。
这里有一些自界说的内存装备，以及某些子体系功用，例如卷积和转置存储器，这些功用能够再次运用，因而，虽然算法或许会更改，但某些块不会更改 与/或 一次又一次地运用。考虑到这一点，eSilicon正在开发软件剖析的功用，以查看AI算法。方针是能够更快速地为特定运用挑选最佳架构。
“FGPA 给了您改动机器或引擎的灵活性，由于您或许会遇到一种新的网络，提交一个ASIC是有很大危险的，在这个意义上，您或许没有最好的支撑，所以您能够有这样的灵活性，” eSilicon知识产权工程副总裁Deepak Sabharwal说。 “可是，FPGA在容量和功用方面总是受到限制，所以用FPGA无法真实到达产等第规范，终究你将不得不去ASIC。”
嵌入式LUT
曩昔几年中现已取得了前进的另一个挑选是嵌入式FPGA，它将可编程性集成到ASIC中，一起将ASIC的功用和功耗优势增加到FPGA中。
Flex Logix公司首席执行官Geoff Tate表明：“FPGA SoC依然主要是处理芯片面积相对较小的FPGA。 “在方框图中，份额看起来不相同，但在实践的照片中，主要是FPGA。可是有一类运用和客户，FPGA逻辑和SoC其余部分之间的正确份额是要有一个更小的FPGA，使它们的RTL可编程性成为更具本钱效益的芯片尺寸。”
这种办法正在寻觅比如航空航天，无线基站，电信，网络，轿车和视觉处理等范畴的牵引力，特别是人工智能。 “算法改动十分快，以至于芯片在他们回来时简直现已过期，”Tate说。 “有了一些嵌入式FPGA，它能够让他们更快地迭代他们的算法。”
Nijssen说，在这种情况下，可编程性关于防止从头制造整个芯片或模块变得至关重要。
调试规划
与全部SoC相同，了解怎么调试这些体系以及构建仪器，能够协助您在发现问题之前发现问题。
“跟着体系FPGA变得更像SoC，他们需求在SoC中期望的开发和调试办法，” UltraSoC首席执行官Rupert Baines说。有一种（也许是单纯的）以为，由于你能够在FPGA中看到任何东西，所以很简略调试。这在波形查看器的位级是正确的，但在到达体系等级时并不适用。最新的大型FPGA明显是体系级的。在这一点上，你从位勘探器类型摆放中取得的波形级视图并不是十分有用。您需求一个逻辑剖析仪，一个协议剖析仪，以及处理器内核自身的杰出调试和盯梢功用。”
FPGA的巨细和杂乱性要求验证进程相似于ASIC。先进的依据UVM的测验渠道支撑仿真，一般也由仿真支撑。办法东西在这里起着要害的效果，从主动规划查看到依据断语的验证。虽然的确能够比ASIC更快更廉价地改动FPGA，但在大型SoC中检测和确诊过错的难度意味着在进入实验室之前有必要进行完全的验证，OneSpin的Khan说。
现实上，在一个范畴中，对FPGA SoC的验证要求或许比在RTL输入和归纳后网表之间进行ASIC等效性查看的要求更高。与传统的ASIC逻辑组成流程比较，FPGA的精细化，组成和优化阶段一般对规划进行更多的修正。这些更改或许包含跨过周期鸿沟移动逻辑，并在内存结构中完成寄存器。 Khan弥补道，完全的次序等价查看关于保证终究的FPGA规划依然契合RTL中开端的规划者意图至关重要。
在东西方面，还有优化功用的空间。 “有了嵌入式视觉运用程序，其间许多是为Zynq编写的，你或许会得到每秒5帧。但假如你在硬件上加快，你或许会得到每秒25到30帧。这为新式设备铺平了路途。问题是这些设备的模仿和验证并不简略。您需求软件和硬件之间的整合，这很困难。假如你在SoC中运转全部，那太慢了。每次模仿或许需求五到七个小时。假如你协作模仿，你能够节约时刻，“Aldec的de Luna说。
简而言之，杂乱ASIC中运用的相同类型的办法现在正用于杂乱的FPGA。跟着这些设备被用于功用安全类型的运用，这变得越来越重要。
“这便是正式剖析的意图，以保证有过错的传达途径，然后验证这些途径，”Cadence商场营销总监Adam Sherer说。 “这些东西十分合适正式剖析。传统的FPGA验证办法的确使这些类型的验证使命简直不或许。在FPGA规划中，它依然十分盛行，假定它十分快速且简略地进行硬件测验，该测验以体系速度运转，并且只需进行简略的仿真等级即可进行完整性查看。然后你编程设备，进入实验室并开端运转。这是一条相对较快的途径，但实验室中的可调查性和可控性极端有限。这是由于它只能依据从FPGA内部到引脚的数据进行勘探，以便您能够在测验仪上看到它们。”
Breker Verification Systems首席营销官Dave Kelf对此表明附和。 “这使得这些设备得到验证的办法产生了风趣的改变。曩昔，经过将规划加载到FPGA自身并在测验卡上实时运转，能够尽或许多地验证较小的器材。跟着SoC和软件驱动规划的呈现，能够预期这种“自行规划原型”验证办法或许适用于软件驱动技能，并且或许适用于该进程的某些阶段。可是，在原型规划进程中辨认问题并对其进行调试十分杂乱。这个前期验证阶段需求仿真，因而SoC型FPGA看起来越来越像ASIC。考虑到这个两阶段进程，它们之间的通用性使得该进程更高效，并且包含常见的调试和测验渠道。便携式鼓励等新进展将供给这种通用性，实践上，使SoC FPGA更易于办理。”
定论
展望未来，Sherer表明用户正在寻求将现在在ASIC范畴运用的更严厉的流程运用到FPGA流程中。
“有许多的训练和剖析，他们期望FPGA中有更多的技能用于调试，支撑这种水平，” 他说。 “FPGA社区倾向于落后于现有技能，倾向于运用十分传统的办法，因而他们需求在空间，规划和办理以及需求可追溯性方面进行训练和了解。那些来自SoC流程的元素在FPGA中肯定是必需的，并不是FPGA自身驱动它的那么多，可是终究运用中的这些工业规范正在推进它。关于一直在FPGA环境下作业的工程师来说，这是一次从头调整和再教育。”
ASIC和FPGA之间的鸿沟正在含糊，由需求灵活性的运用程序驱动，体系架构将可编程性与硬连线逻辑结合在一同，以及现在正在运用于两者的东西。并且这种趋势不或许很快产生改动，由于许多需求这些组合的新运用范畴仍处于起步阶段。
