ISA总线根据IBM开山祖师计算机所具有的1MB空间的8位总线，扩展成为具有16MB空间的16位总线。在兼容性坚持方面给予了满足的注重，具体地说便是将ISA总线分红两个插口(CardEdge)，与16位扩展相关的信号都被分配到小的插口(增加的)上。除此之外，咱们还可看到在信号联系方面，为了坚持兼容性也做了适当详尽的作业。
下面，咱们将在使用扩展部分及存储器空间的基础上针对有必要留意的信号进行阐明。在阐明中，咱们假定将ISA总线的插口中接近面板一侧(较宽的一侧)的称为8位总线部分，将另一个插口称为16位扩展部分。
1. 地址
地址总线以不同的信号称号交叠存在，8位总线部分为SA0～SA19，16位扩展部分为LA17～LA23。PC/AT的思路是将主存储器也扩展到ISA总线上，因而，只需以为能够在1M字节(100000h地址)以上的规模内简略装备以128K字节为单位的扩展存储器卡、具有到LA17停止的地址即可。
2. 存储器读/写信号
存储器的读/写信号在8位总线部分具有SMEMR及SMEMW信号，而在16位扩展部分具有MEMR及MEMW信号。
两者尽管具有完全相同的意思，但有用的规模不同。MEMR和MEMW在进行ISA总线的存储器存取操作中有必要有用，而SMEMR及SMEMW只在存取1M字节以内的规模(000000h～0FFFFFh)时有用。
这是为了坚持低位的兼容性。因为8位总线的存储器空间为1M字节，所以地址总线只需20根(SA0～SA19)。因而，单从8位总线的地址看，不能区别CPU连接了0地址、100000h地址仍是200000h地址等。假如将本来的8位总线卡插人ISA总线，则当拜访1M字节以上的空间时，若SMEMR及SMEMW也有用，便是十分糟糕的工作了。因而，规划时就需求将其规划成只能在1M字节以内的空间拜访时有用。
曲于本次将SRAM主板放置在000000h～0DFFFFh地址，所以使用了SMEMR及SMEMW信号。
3. 改写
因为曾有过在ISA总线上使用DRAM对主存储器进行扩展的主意，所以改写周期大约为15.6μs。该改写操作与REFRESH信号一同有用，在地址低位的8位(SA0～SA7)上附上改写地址，就能够构成存储器读取周期。
这类似于哑元的存储器读取周期，本次为了以防万一，将其设为不应对。
4. 等候联系
本次不使用与等候相关的信号，仅做一些阐明。
ISA总线还包含为了延伸CPU总线周期的等候信号(IOCHRDY)以及缩短总线周期、提高速度的SRDY(有时也表明为ZWS及OWS)信号。
在目地端针对主机的要求不能当即应对的情况下，使用IO-CHRDY等候总线周期的完毕，以低电平表明Not Ready，也便是等候的意思。因为凭借ISA总线的上拉电阻一般将其设置为高电平，所以只需不做任何更改，它将不会处于等候状况，仅仅履行一般的总线周期。
SRDY信号则相反，是能够缩短总线周期的信号。ISA总线的情况下，16位存储器存取操作(MEMCS16有用)尽管能够在3个周期内完结，但为了能让一般需求6个周期完结的8位存储器存取操作缩短到3个周期，就能够使用SRDY信号。
5. 8位存储器周期
ISA总线的8位存储器存取周期如图所示，并列了规范周期、使用了IOCHRDY信号的插人一个等候的示例以及使用了SRDY信号的不等候存取的操作示例。
图 ISA总线的8位存储器存取周期
因为SYSCLK一般为8MHz，所以一个周期为125ns。现如今SRAM的存取时刻在100ns以内的十分一般，所以能够说这是十分缓慢的总线周期。8位存储器周期假如不选用等候信号，则能够在6个周期内完结存取操作。
BALE在高电平期间地址发生变化，地址(SA0～SA19)确认后，BALE变为低电平，指令(SMEMR/ SMEMW)有用后开端存取操作。
因为作为高位地址的LA17～LA23在BALE变为低电平后，在标准上是不定的，所以需求提早在BALE上锁存译码成果，锁存LA。事实上，曲于在主板上特意改动LA没有任何含义，所以，LA并不是不定的，一般是与SA相同坚持输出状况。尽管如此，在这方面也需求加以留意。因为本次装备的地址在1M字节以内的规模(0D0000h)内，不会使用到LA，因而不用留意此处。
在写操作时，指令(SMEMW)有用之前尽早确认数据，存储器因为是在SMEMW的上升沿提取数据的，所以关于树立时刻，能够说有满足的充裕时刻。指令有用之后，主机与时钟的上升同步监督IO—CHRDY信号，假如IOCHRDY变为低电平，就刺进等候信号。
本次不是特别需求等候信号，因而只依照本来的默许时序进行。在完毕第6个周期时指令无效。在进行读操作时，以这样的时序提取数据。
