20世纪后半期，跟着集成电路和计算机技能的开展，数字体系也得到了飞速开展，其完结办法阅历了由分立元件、SSI、MSI到LSI、VLSI以及UVLSI的进程。一起为了进步体系的可靠性与通用性，微处理器和专用集成电路(ASIC)逐步替代了通用集成硬件LSI电路，而在这两者之间，ASIC以其体积小、重量轻、功耗低、速度快、本钱低、保密性好而锋芒毕露。总的来说，ASIC的制造可大略地分为掩膜式办法和现场可编程办法两大类。现在，业界许多可编程器材(PLD)，尤其是现场可编程逻辑器材(CPLD/FPGA)被许多地运用在ASIC的制造中。在可编程集成电器开发进程中，电子规划主动化(EDA)技能应运而生。EDA技能的呈现，不只为电子体系规划带来了一场革命性的改变，从某种视点说，也成为其开展的必定。下面论说EDA技能的开展和根本特征以及在电子技能规划中的位置和效果。
1 EDA技能开展概述
EDA是以计算机为渠道，交融了运用电子技能、计算机技能、智能化技能最新效果而研发的电子CAD通用软件包，首要辅佐进行三方面的作业：IC规划、电子线路规划以及PCB规划。回忆近30年电子规划技能的开展进程，可将EDA技能分为三个阶段：20世纪70年代为CAD阶段，人们开端用计算机辅佐进行IC地图修正、PCB布局布线，替代了手工操作，发生计算机辅佐规划的概念。20世纪80年代为CAE阶段，与CAD比较，除了朴实的图形规划功用之外，又增加了电路功用规划和结构规划，并且经过电器联接网络表将二者结合在一起，完结了工程规划，这便是计算机辅佐规划的概念。CAE的首要功用是：原理图输入，逻辑图仿真，电路剖析，主动布局布线，PCB剖析。20世纪90年代为EDA阶段，虽然CAD/CAE技能取得了很大的成功，但并没有把人们从深重的劳作中解放出来。在整个规划进程中，主动化和智能化程度还不高，各种软件界面千差万别，学习运用困难，互不兼容，直接影响到规划环节的联接。依据以上环节缺乏，人们开端寻求：遵循整个规划进程的主动化，这便是EDA即电子体系规划主动化。
2 EDA技能的根本特征及试验室装备
EDA代表了当今电子规划技能开展的方向，它的根本特征是：规划人员依照“自顶向下”的规划办法，对整个体系进行计划规划和功用区分，体系的要害电路用一片或几片专用集成电路(ASIC)完结，然后选用硬件描绘言语(HDL)完结体系规划，终究经过归纳器和适配器生成终究的方针器材。这样的规划办法被称为高层次的电子规划办法，下面介绍与EDA根本特征有关的几个概念。
2.1 “自顶而下”的规划办法
10年前，电子规划的根本思路仍是挑选标准的集成电路“自底向上”(Bottom-Up)地构造出一个新的体系。这样的规划办法好像一砖一瓦制造高楼，不只功率低、本钱高并且简略犯错。高层次的规划给咱们供给了一种“自顶向下”(Top-Down)的全新规划办法，这种办法首先从体系下手，在顶层进行功用方框图的区分和结构规划。在方框图一级进行仿真、纠错，并用硬件描绘言语对高层的体系进行描绘，在体系一级进行验证。然后用归纳优化东西生成详细的门电路网表，其对应的物理完结级可所以印刷电路板或专用集成电路。
由于规划的首要仿真和调试进程是在高层次上完结的。这既有利于前期发现结构规划上的过错，防止规划工时的糟蹋，一起也削减了逻辑功用仿真的作业量，进步了规划的一次成功率。
2.2 ASIC规划
现在电子产品的杂乱程度日益加深，一个电子体系或许由数万个中小集成电路构成，这就带来了体积大、功耗大、可靠性差的问题，处理这一问题的有用办法便是选用ASIC(Application Specific Integrated Circuits)芯片进行规划。ASIC依照规划办法的不同可分为全定制ASIC，半定制ASIC，可编程ASIC(也成为可编程逻辑器材)。
规划全定制ASIC芯片时，规划人员要界说芯片上一切晶体管的几何图形和工艺规矩，终究将规划成果交由IC厂家掩膜制造完结。长处是：芯片能够获得最优的功用，即面积运用率高、速度快、功耗低。缺陷是：开发周期长，费用高，只合适大批量产品开发。
半定制ASIC芯片的地图规划办法有所不同，分为门阵列规划办法和标准单元规划办法。这两种规划办法都是捆绑性规划办法，其首要意图便是简化规划，以献身芯片功用为价值来缩短开发时刻。可编程逻辑器材自20世纪70年代以来，阅历了PAL、GAL、CPLD、FPGA几个开展阶段，其间CPLD/FPGA归于高密度逻辑器材，现在集程度已高达200万门/片，它将掩膜ASIC集程度高的长处和可编程逻辑器材规划出产便利的特色结合在一起，特别合适于样品研讨或小批量产品开发，使产品能以最快的速度上市，而当商场扩展时，它能够很简略的转由掩膜ASIC完结，因而开发危险也大为下降。
上述ASIC芯片，尤其是CPLD/FPGA器材，已成为现代高层次电子规划办法的完结载体。
2.3 硬件描绘言语
硬件描绘言语(HDL-Hardw are Description Language)是一种用于硬件电子规划的计算机言语。它用软件编程的办法来描绘电子体系的逻辑功用、电路结构和联接办法，与传统的门级描绘办法比较，它更合适大规模体系的规划。前期硬件描绘言语，如ABEL-HDL、AHDL，由不同的EDA厂家开发，互不兼容，并且不支撑多层次规划，层次间翻译作业由人工来完结。为了战胜以上缺乏，1985年美国国防部正式推出了VHDL(Very High Speed IC Hardware Description Language)言语。VHDL是一种全方位的硬件描绘言语，包含体系行为级、寄存器传输级和逻辑门级多个规划层次，支撑结构描绘、数据流描绘、行为描绘三种描绘办法的混合描绘，因而VHDL简直覆盖了以往各种硬件描绘言语的功用，整个自顶而下或自底向上的电路规划进程都能够用VHDL来完结。VHDL还具有以下长处：①VHDL规模描绘能力使它成为高层次规划的中心，将规划人员的作业重心进步到体系功用的完结和调试，而花较少的精力用于物理的完结。②VHDL能够用简练清晰的代码描绘来进行杂乱的操控逻辑规划，灵敏便利，并且也便于规划成果的沟通、保存和重用。③VHDL的规划不依赖于特定的器材，便利了工艺转化。④VHDL是一种标准言语，为许多的EDA厂商所支撑，因而移植性好。
2.4 EDA技能的建模与仿真
EDA技能有必要进行元件的建模与体系仿真，依据Spice/Xspice为内核的Multisim是现在教育体系盛行的电路仿真软件。MultisimV7是经过对V5、V6的功用不断扩大，特别增加了VHDL和VerilogHDL模块，使它成为实在的“数/模/VHDL/VerilogHDL”混合电路仿真软件。
Multisim的元件库分为Mult isim主数据库(Multisim Master Database)、同享数据库(Corporate Library)和用户数据库(User Database)，其间主数据库的元件不能更改，同享数据库和用户数据库能够更改，用户能够将常用的元件或用户修正的新元件放在这两个数据库中。单极版的Multisim中同享数据库不行运用。Multisim中的元件模型分为SPICE模型、Code Model模型、VHDL元件模型和Verilog HDL元件模型。SPICE模型是指SPICE预界说的元件模型或运用子电路的办法树立的模型。Code Model是在SPICE顶用C言语编写的元件模型。树立VHDL模型和Verilog HDL模型前首先要编写相应的言语代码，进行仿真验证，然后汇编和联接，发生Multisim能够承受的模型文件。
与其他EDA东西比较较，Multisim首要具有以下长处：①选用直观的图形界面创立电路。②软件供给了丰厚而全面的仪器设备，且同一台仪器能够多台一起调用，和实在试验比较，大大节省了费用。③Multisim软件带有丰厚的电路元件库，特别是有许多与实践对应的元件模型，使电路有很强的实用性，并供给了多种电路剖析办法。④作为规划东西，它能够同其他盛行的电路剖析、规划和制板软件交流数据。⑤Multisim仍是一个优异的电子练习东西，运用它供给的虚拟仪器能够用比试验室中更灵敏的办法进行电路试验，仿真电路实践运转状况，了解常用电子仪器测量办法。⑥具有射频电路的仿真功用。⑦专业版支撑VHDL和Verilog言语的电路仿真。
关于学生而言，学习Multisim软件进行EDA技能的根底练习更为重要。
2.5 EDA试验室体系及装备
EDA试验室体系是一套硬件装备以及EDA软件装备。最根底的硬件装备是计算机，除此之外就高校而言，EDA试验室还需要以下软硬件装备：①具有模数混合电路仿真软件Multisim。②具有PCB主动化规划功用的软件，现在高校体系更多选用Ult iboard。③PCB雕刻机或PCB板制造体系。若资金答应，可装备PCB雕刻机，不然可装备一般PCB板制造体系。具有以上资源，就能够进行On board规划但要进行On chip规划和开发，还有必要装备以下资源：④具有CPLD/FPGA规划输入、软件仿真、下载功用的软件和硬件。EDA试验室可选用CPLD/FPGA下载板，然后运用MaxplusⅡ软件进行规划，完结芯片制造。Max plus Ⅱ具有规划输入、软件仿真、角位界说的功用，它和CPLD/FPGA组合就能够完结在IC上的规划。⑤完结对电路进行时序测验的软硬件。逻辑剖析仪能够对硬件电路进行时序测验，但一般剖析仪价格比较贵重，鉴于此EDA试验室可选用PC-base LA1000P型逻辑剖析仪，该剖析仪的功用和一般剖析仪的功用适当，但价格实惠，十分合适EDA试验室运用。
3 EDA技能在当今电路规划中的运用
20世纪90年代以来，电子信息类产品的开发显着呈现两个特色：一是产品的杂乱程度加深;二是产品的上市时限急迫。但是电路级规划本质上是依据门级描绘的单层次规划(首要以数字电路为主)，规划的一切作业(包含规划输入、仿真和剖析、规划修正等)都是在根本逻辑门这一层次上进行的。明显这种规划办法不能适应新的局势，为此引进一种高层次的电子规划办法，也称为体系的规划办法。
高层次规划是一种“概念驱动式”的规划，规划人员无须经过门级原理图描绘电路，而是对规划方针进行功用描绘，由于摆脱了电路细节的捆绑，规划人员能够把精力集中于创造性的计划与概念构思上，一旦这些概念构思以高层次描绘输入计算机后，EDA体系就能以规矩驱动的办法主动完结整个规划。这样，新的概念得以敏捷有用地成为产品，大大缩短了产品的研发周期。不只如此，高层次的规划仅仅界说体系的行为特性，能够不触及完结工艺，在厂家的归纳库的支撑下，运用归纳优化东西能够将高层次的描绘转化成对某种工艺优化的网表，工艺转化变得轻松简略。
高层次规划进程如下：榜首，依照“自顶而下”的规划办法进行体系区分。
第二，输入VHDL代码，这是高层次规划中最为遍及的输入办法。此外EDA试验室选用Multisim图形仿真输入，这种办法具有直观、简略了解的特色。
第三，将以上规划输入编译成标准的VHDL文件。关于大型的规划，还要进行代码级的功用仿真，首要是查验体系功用规划的正确性。由于对大型规划，归纳、适配要花费数小时，在归纳前对源代码仿真，就可大大削减规划重复的次数和时刻，一般状况下，可省略这一仿真进程。
第四，运用仿真器对VHDL源代码进行归纳优化处理，生成门级描绘的网表文件，这是将高层次描绘转化为硬件电路的要害进程。归纳优化是针对ASIC芯片供货商的某一产品进行的，所以归纳的进程要在相应的厂家归纳库支撑下才干完结。归纳后，可运用出产的网表文件进行适配前的时序仿真，仿真进程不触及详细器材的特性，是较为大略的，一般规划这一仿真进程可省略。
第五，运用适配器材将归纳后的网表文件针对某一详细的方针器材进行逻辑映射操作，包含底层器材装备、逻辑切割、逻辑优化、布局布线。适配完结后，发生多项规划成果：适配陈述，包含芯片内部资源运用状况、规划的布尔方程描绘状况等;适配后的仿真模型;器材编程文件。依据适配后的仿真模型，能够进行适配后的时序仿真，由于现已得到器材的实践硬件特性(如延时特性)，所以仿真成果能比较精确地预期未来芯片的实践功用。假如仿真成果达不到规划要求，就需要修正VHDL源代码或挑选不同速度质量的器材，直至满意规划要求。
第六，将适配器材出产的器材编程文件经过编程器或下载电缆载入到方针芯片CPLD/FPGA中。假如是大批量产品开发，经过替换相应的厂家归纳库，能够很简略转由ASIC办法完结。
EDA在教育、科研、产品规划与制造等方面都发挥着巨大的效果。在教育方面，简直一切的理工科(特别是电子信息)类的高等院校都开设了EDA课程。首要是让学生了解EDA的根本概念和根本原理、学习Multisim软件、把握VHDL言语的编写标准、把握逻辑理论和算法、运用EDA东西进行电子电路课程的试验并从事简略的规划。学习电路仿真东西和PLD开发东西的运用，为往后的作业打下根底。科研方面首要运用电路仿真东西，运用虚拟仪器进行产品测验，将CPLD/FPGA器材实践运用到仪器设备中，从事PCB规划和ASIC规划等。在产品规划与制造方面，包含前期的计算机仿真，产品开发中的EDA东西运用、产品测验等各个环节，如PCB的制造、电子设备的研发与出产、电路板的焊接、ASIC的流片进程等。别的，EDA软件的功用日益增大，本来功用比较单一的软件，现在增加了许多用处。EDA技能开展迅猛，彻底能够用一日千里来描绘。EDA技能的广泛运用，现在已触及各行各业。EDA水平不断进步，规划东西趋于完美的境地，EDA商场日趋老练。
