1 导言
自从20世纪80年代初期榜首片数字信号处理器芯片(DSP)面世以来，DSP就以数字器材特有的稳定性、可重复性、可大规划集成、特别是可编程性和易于完成自适应处理等特色，给数字信号处理的开展带来了巨大机会，使用领域宽广。但因为DSP是一个恰当杂乱、品种繁复并有许多分体系的数、模混合体系，所以来自外部的电磁辐射以及内部元器材之间、分体系之间和各传输通道间的窜扰对DSP及其数据信息所发生的搅扰，己严重地要挟着其作业的稳定性、牢靠性和安全性。据统计，搅扰引起的DSP事端占其总事端的90%左右。一起DSP又不可避免地向外辐射电磁波，对环境中的人体、设备发生搅扰、阻碍或损害。而且跟着DSP运算速度的进步，可以实时处理的信号带宽也大大添加，它的研讨要点也转到了高速、实时使用方面。但正是这样，它的电磁兼容性问题也就越来越突出了，本文在DSP的电磁兼容性问题方面进行了一些讨论。
2 DSP硬件方面的电磁兼容性
电磁兼容性(EMC)包括体系的发射和灵敏度两方面的问题。假若搅扰不能彻底消除，也要使搅扰削减到最小。假如一个DSP体系契合下面三个条件，则该体系是电磁兼容的。(1) 对其它体系不发生搅扰;(2) 对其它体系的发射不灵敏;(3) 对体系自身不发生搅扰。
2.1 DSP中的搅扰首要来历
电磁搅扰是经过导体或经过辐射发生的，许多电磁发射源，如光照、继电器、DC 电机和日光灯都可引起搅扰。AC电源线、互连电缆、金属电缆和子体系的内部电路也都或许发生辐射或接收到不期望的信号。在高速数字电路中，时钟电路通常是宽带噪声的最大发生源。在快速DSP体系中，这些电路可发生高达300MHz 的谐波失真信号，在体系中应该把它们除去。在数字电路中，最简单受影响的是复位线、中断线和操控线。
2.2 DSP中的传导性搅扰
一种最明显能引起电路噪声的传达途径是经过导体。一条穿过噪声环境的导线可捡拾噪声，并把噪声送到别的电路而引起搅扰。规划人员有必要避免导线捡拾噪声，如噪声经过电源线进入电路后，若电源自身或衔接到电源的其它电路是搅扰源，则在电源线进入电路之前有必要对其去耦。
2.3 DSP中的共阻抗耦合问题
当来自两个不同电路的电流流经一个公共阻抗时就会发生共阻抗耦合。阻抗上的压降由两个电路决议。来自两个电路的地电流流经共地阻抗，电路 1的地电位被地电流2调制，噪声信号或DC补偿经共地阻抗从电路2耦合到电路1。
2.4 DSP中的辐射耦合问题
经辐射发生的耦合通称串扰。串扰是由电流流经导体时发生的电磁场引起的，电磁场会在附近的导体中感应出瞬态电流。2.5 DSP中的辐射现象
辐射有两种根本类型：差分(DM)和共模(CM)两种形式。共模辐射或单极天线辐射是由无意的压降引起的，它使电路中一切的地衔接举高到体系地电位之上。就电场巨细而言，CM辐射是比 DM辐射更为严重的问题。为使CM辐射最小，有必要用切合实践的规划使共模电流降到零。
2.6 影响EMC的因数
(1)电压：电源电压越高，意味着电压振幅越大而发射就更多，而低电源电压影响灵敏度。
(2)频率：高频信号与周期性信号会发生更多的辐射。在高频数字体系中，当器材处于开关状况时将发生电流尖峰信号;在模仿体系中，当负载电流改变时也将发生电流尖峰信号。
(3)接地：在电路规划中，没有比选用牢靠和完美的地线衔接办法更重要的工作了，在一切EMC问题中，大部分问题是由不恰当的接地引起的。有单点、多点和混合三种信号接地办法。在频率低于1MHz时可选用单点接地办法;在高频使用中，最好选用多点接地;混合接地是低频用单点接地和高频用多点接地办法的结合。但高频数字电路和低电平模仿电路的地回路肯定不能混合。
(4)PCB规划：恰当的印刷电路板(PCB)布线对避免电磁搅扰至关重要。
(5)电源去耦：当器材开关时，在电源线上会发生瞬态电流，有必要衰减和滤掉这些瞬态电流，来自高di /dt源的瞬态电流导致地和线迹“发射”电压。高d i/dt发生大范围高频电流，鼓励部件和缆线辐射，流经导线的电流改变和电感会导致压降，减小电感或电流随时刻的改变可使该压降最小。
2.7 DSP的硬件降噪技能
2.7.1 板结构、线路组织方面的降噪技能
(1)选用地和电源平板;(2)平板面积要大，以便为电源去耦供给低阻抗;(3)使外表导体最少;(4)选用窄线条(4到8密耳)以添加高频阻尼和下降电容耦合;(5)分隔数字、模仿、接收器、发送器地/电源线;(6)依据频率和类型分隔PCB上的电路;(7)不要切痕PCB，切痕附近的线迹或许导致不期望的环路;(8)选用叠层结构是对大多数信号全体性问题和EMC问题的最好防范措施，它可以做到对阻抗的有用操控，其内部的走线可构成易懂和可猜测的传输线结构。且要密封电源和地板层之间的线迹;(9)坚持相邻鼓励线迹之间的距离大于线迹的宽度以使串扰最小;(10)时钟信号环路面积应尽量小;(11)高速线路和时钟信号线要短且要直接衔接;(12)灵敏的线迹不要与传输高电流快速开关转化信号的线迹并行;(13)不要有浮空数字输入，以避免不必要的开关转化和噪声发生;(14)避免在晶振和其它固有噪声电路下面有供电线迹;(15)相应的电源、地、信号和回道路迹要平行布景，以消除噪声;(16)使时钟线、总线和片使能端与输入/输出线和衔接器分隔开来;(17)使道路时钟信号与I/O信号处于正交方位;(18)为使串扰最小，线迹用直角穿插和散置地线;(19)维护要害线迹(用4密耳到8密耳线迹以使电感最小，道路紧靠地板层，板层之间夹层结构，维护夹层的每一边都有地)。
2.7.2 选用滤波技能降噪办法
(1)对电源线和一切进入PCB的信号进行滤波，在IC的每一个点引脚处用高频低电感陶瓷电容(14MHz用0.1 mF，超越15MHz用0.01mF)进行去耦;(2)旁路模仿电路的一切电源供电和基准电压引脚;(3)旁路快速开关器材;(4)在器材引线处对电源/ 地去耦;(5)用多级滤波来衰减多频段电源噪声;(6)把晶振装置嵌入到板上而且接地;(7)在恰当的当地加屏蔽;(8)组织附近地线紧靠信号线，以便更有用地阻挠呈现新的电场;(9)把去耦线驱动器和接收器恰当地放置在紧靠实践的I/O接口处，这可下降PCB与其它电路的耦合，并使辐射和灵敏度下降;(10)对有搅扰的引线进行屏蔽和绞在一起，以消除PCB上的彼此耦合;(11)在理性负载上加箝位二极管。 软件方面的搅扰首要表现在以下几个方面：(1)不正确的算法发生过错的成果，最首要的原因是因为计算机处理器中的程序指数运算是近似计算，发生的成果有时有较大的差错，简单发生误动作;(2)因为计算机的精度不高，而加减法运算时要对阶，大数“吃掉”了小数，发生了差错堆集，导致下溢的呈现，也是噪声的来历之一;(3)因为硬件方面的搅扰引起的计算机呈现的比如：程序计数器PC值改变、数据收集差错增大、操控状况失灵、RAM数据受搅扰发生改变以及体系呈现“死锁”等现象。
3.1 选用阻拦失控程序的办法
(1)在程序规划时应多选用单字节指令，并在要害处刺进一些空操作指令，或将有用单字节指令重复几回，这样可维护这以后的指令不被离散，使程序运转走上正轨;(2)参加软件圈套：当PC值失控使程序失控后，CPU进入非程序区，这时可用一条引导指令，逼迫程序进入初始进口状况，进入程序区，可每隔一段设置一个圈套;(3)软件复位：当程序“走飞”时，运转监督体系，使体系主动复位而从头初始化。
3.2 建立标志判别
界说某单元为标志，在模块主程序中把该单元的值设为某个特征值，然后在主程序的最终判别该单元的值是否不变，若不同了则阐明有误，程序就转入过错处理子程序。
3.3 添加数据安全备份
重要的数据用两个以上的存储区寄存，还可以用大容量的外部RAM，将数据作备份。永久性数据制成表格固化在EPROM中，这样既能避免数据和表格遭损坏，又能确保程序逻辑紊乱时不将数据当指令去运转。
4 使用EDA东西规划时应留意的几个要害要素
高速数字电路的规划一方面需求规划人员的经历，另一方面需求优异的EDA东西的支撑，EDA软件己走向了多功用、智能化。跟着球栅阵列封装的高密度单芯片、高密度衔接器、微孔内建技能以及3D板在印刷电路板规划中的使用，布局和布线已越来越一体化了，并成为了规划进程的重要组成部分。主动布局和自在视点布线等软件技能已逐渐成为处理这类高度一体化问题的重要办法，使用此类软件能在规则时刻范围内规划出可制作的电路板。在现在，因为产品上市时刻越来越短，手动布线极为耗时，己不能适应要求。因而，现在要求布局布线东西具有主动布线功用，以快速呼应商场对产品规划提出的更高要求。
4.1 主动布线技能
因为要考虑电磁兼容(EMC)及电磁搅扰、串扰、信号推迟和差分对布线等高密度规划要素，布局布线的约束条件每年都在添加。在几年前，一般的电路板仅需 6 个差分对来进行布线，而现在则需600对。在必定时刻内仅依靠手动布线来完成这600对
