您的位置 首页 ADAS

三维图画处理系统组成及完成计划

三维图像处理系统组成及实现方案-激光带预处理算法的实现[2]为:由于有激光帧和无激光帧是依次交替产生的,因此首先要保存一帧有激光帧,在其下一帧,即无激光帧到来时,将保存的有激光帧和当前无激光帧的相同行、列的点相减,再对结果进行亮度提取,处理完成后的数据存入目标缓存。

  三维图画信息处理一直是图画视频处理范畴的热门和难点,现在国内外老练的三维信息处理体系不多,已有的体系首要依托高功能通用PC完结图画收集、预处理、重建、构型等包含底层和高层的处理工作。三维图画处理数据量特别大、运算杂乱,单纯依托通用PC很难到达实时性要求,不能满意现行高速三维图画处理使用。

  本体系中,选用FPGA完结底层的信号预处理算法,其处理数据量很大,处理速度高,但算法结构相对比较简单,可一起统筹速度和灵敏性。高层处理算法数据量较少、算法结构杂乱,可选用运算速度快、寻址方法灵敏、通讯机制强壮的DSP完结[1,4]。

  1 三维图画处理体系组成

  1.1 硬件体系构成

  该体系由五个模块组成,如图1所示。

三维图画处理体系组成及完结计划

  体系信息处理流程见图2所示。CCD摄像机收集的多路模仿视频信号经MAX440按需求选定后,送入模数视频转换器SAA7111A将摄像机输出的模仿全电视信号CVBS转换成数字视频信号;之后视频信号流入图画预处理器Spartan XC3S400,经过提取中心色彩线、提取激光标志线和物体轮廓线的预处理后,配送到两片TS201进行定标参数核算、坐标核算、三维重建、数据交融以及三维构型的中心运算;终究将DXF文件数据经由PCI接口传送到PC,完结三维图画改换和显现等终究处理;整个体系的逻辑衔接和操控以及部分数据交换由另一片FPGA来完结[1]。

  在体系结构规划上,FPGA处理器选用SIMD结构,在一个操控单元发生的操控信号下,数据通路中的三个算法并行运转。因为该体系要求处理速度较高,因而在数据通路中选用了流水线技能以进步速度。此外,本体系中为图画存储选用了许多大容量高速FIFO,以到达削减地址线,简化操控的意图。

  1.2 处理器芯片

  为满意体系大数据量快速处理的要求,三款中心芯片均为最新高功能产品,其硬件方面的特色给体系规划带来极大的便利,其优异的运算功能可保证体系的快速实时性。

  FPGA芯片选用Xilinx公司近期推出的选用90nm工艺的Spartan3系列的XC3S400,该系列芯片是现在为止工艺最先进、价格较低、单位成本内I/O管脚最多的渠道级可编程逻辑器材。XC3S400芯片内部时钟频率可达326MHz,信号摆幅1.14V和3.45V,I/O口支撑622Mbps的数据传输率,具有高功能SelectRAM内部存储器,多达4个数字时钟管理器模块和8个大局时钟多路复用缓冲器。

  DSP选用ADI公司的最新款根据并行处理规划、具有海量片内RAM的TigerSHARC ADSP TS201。其内部集成的RAM容量高达24Mbit,中心速度最高达600MHz。内设双运算模块,每个包含一个ALU、MUL、64bit移位寄存器、32个32bit寄存器组和一个128bit通讯逻辑单元,相关的数据对齐缓冲器;双整数ALU,各有独立的寄存器组,供给数据寻址和指针操作;4个128bit宽度内部总线,每个都衔接到6个4Mbit的内部存储器块;供给与主机处理器、多处理器空间、片外存储器映射外设、外部SRAM和SDRAM相连的外部端口;14通道DMA操控器;4个全双工低电压差分信号输入的Link Port;具有片内裁定总线,用于多DSP无缝的衔接。

  数字化器选用了Philips公司的增强视频输入处理器(EVIP)——SAA7111A模数转换器。该产品广泛使用于个人视频、多媒体、数字电视、可视电话、图画处理、实时监控等范畴,纯3.3V CMOS工艺的模仿视频前端和数字视频编码器,能够将PAL/TSC/ECAM视频信号解码为与CCIR-601相兼容的多种数字视频格局,支撑TV或VTR信号源的CVBS或S-Video视频信号,最高图画分辨率可达720×576,支撑24位真彩色,能够经过串行总线动态装备SAA7111A模数转换器的工作方法和各种参数。

  2 模块规划

  2.1 视频收集与数字化模块

  因为模仿摄像机收集的是PAL制的复合视频信号(CVBS),所以必须先将其数字化才干开端后继数字视频处理。视频收集与数字化模块首要包含一片视频多路复用器MAX440、一片SAA7111A、一片I2C接口操控器PCF8584和一些衔接逻辑。MAX440用来快速切换来自不同模仿输入端的模仿视频流,SAA7111A模数转换器是该模块的中心,它收集模仿视频,将其数字化为720×576的RGB(8,8,8)真彩色信号格局的数字视频,其输出的RGB真彩色信号为16位,其中高字节和低字节数据周期分别为74ns和37ns,即低字节的频率是高字节的1倍。这样就要使用触发器和两个分别为13.5MHz和27MHz的时钟信号,将输入数据格局转换为24位、周期均为74ns的RGB真彩色信号,此外,它还为整个硬件体系供给必要的时钟和同步信号;PCI接口操控器经过PCF8584来装备和操控SAA7111A,衔接逻辑由FPGA完结。 

 2.2 FPGA图画预处理模块

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/qiche/adas/100987.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部