1 概述
AD1555 是一种过抽样∑-Δ调整器，它内含一个可编程增益放大器（programmable gain amplifier，PGA）可用于低频、大动态规模的丈量范畴，该器材在技术上选用模仿输入线性输出办法，它与AD1556数字滤波器/抽样器结合运用可构成一款高功能的模数转化器。因为运用了接连时刻模仿调制器，因此，它们不需要外部去阶梯滤波器。此外，选用可编程增益前后简化体系的规划办法还扩展了动态规模，减小了电路板的面积。一同低功耗和备用模仿的选用更使得AD1555在电池供电数据收集体系中成为抱负的运用挑选。
AD1555是一种选用BICMOS器材。它是一种高功能的双极CMOS晶体管组成的模仿器材。AD1555和AD1556别离选用28脚和44脚封装。
2 引脚功用
AD1555和AD1556的引脚摆放如图1所示。
2.1 AD1555的引脚界说
AD1555的引脚界说如下：
AGND1（1脚）：模仿地；
PGAOUT（2脚）：可编程增益放大器输出；
+VA：（3，26脚）：模仿电源电压正端，额外值为+5V；
-VA：（4，20，21脚）：模仿电源电压负端，额外值为-5V；
AIN（+）（5脚）：多路复合输入，用于输入PGA多路复合输入的非逆变信号；
AIN（-）（6脚）：多路复合输入，用于输入PGA多路复合输入的逆变信号；
TIN（+）（7脚）：多路复合输入，用于输入PGA多路复合输入的逆变检测信号；
TIN（-）（8脚）：多路复合输入，用于输入PGA多路复合输入的非逆变检测信号；
NC（9脚）：工厂自界说管脚。在正常运用状况下该引脚悬空；
CB0～CB4 （10～14脚）：调整器操控端。这些引脚可用于操控AD1555的多路复合挑选、PGA的增益设定以及备用形式。当AD1555和AD1556一同运用时，这些引脚一般直接和AD1556的CB0～CB4输出引脚相衔接。CB0～CB2首要用来设定PGA增益或进入备用形式。CB3，CB4首要用来挑选 PGA的多路复合输入电压；
MFLG（15脚）：调制器的过错位，有越界信号时为高电平；
DGND（16脚）：数字地；
MDATA（17脚）：调制器的输出口，输出的位流信号在大约0.5个MCLK周期内有用；
MCLK（18脚）：时钟输入信号，约为256Hz，当AD1555处于掉电状况时，MCLK坚持不变。
AGND3（22脚）：模仿地，作为REFIN引脚的参阅地；
REFCAP1（23脚）：DAC参阅滤波器，为调制器供给参阅输入，在REFCAP1和AGND3间衔接一个22μF的外部钽电容可滤除外部参阅噪声；
REFCAP2（24脚）：参阅滤波器；
REFIN（25脚）：参阅输入；
AGND2（27脚）：模仿地；
MODIN（28脚）：调制器输入，一般直接和PGAOUT相连。
2.2 AD1556的引脚功用
NC（1，21，27，28，33，37脚）：悬空；
PAG0～PGA4（2～6脚）：PGA和多路复合操控输入，在重启或硬件形式时，可用来设定CB0-CB4的逻辑电位和结构寄存器中相应的状况位；
BW0～BW2（7～9脚）：输出率操控端，在重启或硬件形式时可用于设定数字滤波器的抽样率和结构寄存器中的相关状况位；
H/S（10脚）：硬/软件形式挑选端口，高电平常为硬件作业形式，低电平常，器材被设置为向结构寄存器的写时序或接连写时序；
VL（11，22，44脚）：数字电源，额外3.36V或5V；
DGND（12，23，24，34脚）：数字地；
SCLK（13脚）：串行数据时钟输入端，可用于使DIN引脚的写信号操作和DOUT引脚的读信号操作同步传输；
DOUT（14脚）：串行数据输出，在读操作的开端时开端输出，在SCLK的上升沿时数据改动，且在SLCK下降沿之前有用；
DRDY（15脚）：数据安排妥当，输出为高电平常，数据预备进入输出数据寄存器；输出为低电平表明读操作完结；
CS（16脚）：片选端，为低电平常，引脚DIN、DOUT、和SCLK被激活；为电平常，这些引脚无效；
R/W（17脚）：读/写挑选，设置为高电平且CS为低电平常，激活读操作；设置为低电平常，可由DIN引脚进行写操作；
RSEL（18脚）：寄存器挑选，设置为高电平常，数字寄存器的转化结构由DOUT引脚输出；设置为低电平常，状况寄存器的内容由DOUT引脚输出；
DIN（19脚）：串行数据输入，在读操作时，可由输入转化寄存器向结构寄存器载入，人最高位开端，在SCLK下降沿有用；
ERROR（20脚）：过错标志，输出为低电平常，表明在调制器或数字滤波器中有过错存在，此刻状况寄存器ERROR方位1；
RESET（25脚）：滤波器重启，输入高电平常，把状况寄存器的有关过错位清零，并设置结构寄存器中有关硬件引脚的状况位（此操作应在供电状况下进行）；
PWRDN（26脚）：掉电硬件操控，PWRDN为高电平且SLKIN处于第一个下降沿时，处于掉电形式；
SCEL（29脚）：滤波器输入挑选，该脚
为高电平常，TDATA引脚作为数字滤波器的数据输入；该脚为低电平常，MODATA引脚作为输入；
TDATA（30脚）：测验数据输入端，输入测验数据到滤波器；
SYNC（31脚）：同步输入，经过该引脚为AD1556数字滤波器清零，以便和滤波器卷积同步；
CLKIN（32脚）：时钟输入，额外频率为1.024MHz；
MCLK（35脚）：调制器时钟，用于供给调制器抽样频率，以CLKIN频率的1/4抽样；
MDATA（36脚）：调制器数据，该输入引脚从AD1555接纳ONES-DENSITY位流并输入到数字滤波器；
MFLG（38脚）：调制器过错，用于查看调制器中越界过错的存在；
CB0～CB2（43～39脚）：调制器操控端，主用来设定PGA增益或引导进入PGA备用形式，CB3和CB4用来挑选PGA所需的多路复合电压。
3 电路描绘
3.1 AD1555的调整电路
AD1555 内部包括一个模仿多路转化器、一个全微分可编程增益放大器和一个四级∑-Δ调制器。模仿多路转化器答应从四个外部输入端挑选全微分输入、内部参阅地或外部满偏参阅电压。全微分可编程增益放大器有五种增益设定，别离是1，2.5，8.5，34和128。五种不同的输入规模别离是16V，636mV， 187mV，47mV和12.4mV（依据引脚CB0-CB4的输入决议）。调制器运行时的额外抽样频率为256kHz，AD1555的输出位流与输入电压成份额，经有限脉冲低通数字滤波器可滤除该位流，最终经过AD1556串行接口输出24位字数据。滤波器截止频率和输出率可由片上寄存器编程或经过数据输入引脚用硬件操控。
AD1555的动态功能和等效输入噪声因不的增益和输出率而有所不同，选用PGA的不同增益设定能将体系总的动态规模扩展到146dB。
AD1555在两层模仿输入（±5V）下作业，而数字部分在+5V下作业。AD1556在3.3V或5V电源下作业。每个设备都可在低功耗及备用状况下运用。
3.2 AD1556数字滤波器
AD1556 是一个线性低通FIR数字滤波器，它取AD1555的输出位流进行过滤和抽样。因为AD1556运用一个用户可挑选的7档滤波器，因此具有7种不同的抽样率，其规模从1/16～1/1024。AD1556的额外输入字率为256kbit/s，输出字率规模从16kHz～250kHz，AD1556滤波器可获得的最大带宽平整度为±0.05dB，最大输出带宽衰暴乱为-135dB（除了OWR=16kHz外，其带宽衰减-86dB）。其带宽频率和-3dB频率别离是输出字率的37.5%和41%。AD1556所发生的噪声，乃至因为字切断发生的噪声都可能对AD1555/AD1556芯片的动态规模形成细小的影响。除了可合作AD1555运用外，AD1556还能够与其他∑-Δ调制器组合运用。
在结构上，AD1556滤波器部分的首要结构是一个二级滤波器。第二级的抽样率是4（输出字率250Hz时，抽样率为8），每个滤波器均是线性相应等波的 FIR器材。由线性对称的数据采样器求和，再经乘法器和加法器做卷积运算。其结构如图2所示。二极滤波器的结构和一级有相似之处，首要区别是运用真实的乘法器。乘法器、加法器和输出缓冲器别离为32，35，24位字宽，切断字位并不会影响AD1555/AD1556芯片的动态功能。
4 AD1555和AD1556的衔接电路
AD1555/AD1556组件构成的典型运用电路衔接图如图3所示。
5 结束语
AD1555是包括PGA的过抽样∑-Δ调制器，和AD1556结合运用可组成高功能的模数转化器，可运用于地震数据探测体系和自动测验等设备。
责任编辑：gt
