简介
模数转化器 (ADC) 在任何依靠外部(模仿)国际搜集信息进行 (数字)处理的体系中都是不可或缺的组成部分。从通讯接收机到数字测验和丈量再到军事和航空航天—此处仅举数例—这些 体系在不同的运用中各有不同。硅片处理技能的开展(比方65 nm CMOS 和28 nm CMOS)使高速ADC 得以跨过GSPS(每秒千兆) 门槛。关于体系规划人员来说，这意味着能用于数字处理的采样 带宽越来越宽。出于环境和本钱方面的考虑，体系规划人员不断 测验下降总功耗。一般来说，ADC 制作商主张选用低噪声LDO (低压差)稳压器为GSPS(或RF 采样)ADC 供电，以便到达最 高功用。但是，这种办法的输电网络 (PDN) 功率不高。规划人员 关于运用开关稳压器直接为GSPS ADC 供电且不会大幅下降 ADC 功用的办法呼声渐高。
解决计划是慎重地进行PDN 布置和布局布线，确保ADC 功用不受影响。本文评论了线性和开关电源的不同之处，并标明GSPS ADC 与DC-DC 转化器调配运用可大幅改进体系能效，且不会影响ADC 功用。本文经过输电网络组合评论GSPS ADC 功用，并对本钱和功用进行了比照剖析。
一般主张GSPS ADC 运用的PDN
高带宽、高采样速率ADC(或GSPS ADC)能够具有多个电源 域(比方AVDD 或DVDD)。跟着尺度的缩小，不只电源域的 数量添加，为ADC 供电所需的不同电压数量也有所添加。例如，AD9250是一款14 位、170 MSPS/250 MSPS、JESD204B 双通道 模数转化器，选用180 nm CMOS 工艺制作，具有3 个域：AVDD、 DVDD 和DRVDD。但是，一切3 个域都具有相同的电压：1.8 V。
现在，来看一下AD9680：一款14 位、1.25 GSPS/1 GSPS/820 MSPS/500 MSPS JESD204B 双通道模数转化器，选用65 nm CMOS 工艺制作。这款GSPS ADC 具有7 个不同的域(AVDD1、 AVDD1_SR、AVDD2、AVDD3、DVDD、DRVDD 和SPIVDD)， 以及3 个不同的电压：1.25 V、2.5 V 和3.3 V。
ADP2384和ADP2164 DC-DC 转化器用于使电压下降到可控水 平，以便LDO 能够在不进入热关断的状况下进行稳压操作。这 些电源域和各种电压的日益遍及是在这些采样速率下作业所必 需的。它们能够确保各种电路域(比方采样、时钟、数字和串行 器)之间具有正确的阻隔，一起使功用最优。正是由于这个原因， ADC 制作商才规划了评价板，并引荐具体的电源规划计划，确保 最大程度下降危险，使功用最大化。例如，图1 显现了AD9680 评价板运用的默许 PDN 的功用框图。依据 Vita57.1 标准，电源输 入来自 FMC(FPGA 夹层卡)衔接器供给的12 V/1 A 和3.3 V/3 A 电源。
图1. 用于AD9680 评价板的默许PDN。
清楚明了，这是一种贵重的解决计划，有7 个LDO 稳压器，每 个域一个。这款PDN 也许是功用最优的，但必定不是最具性价 比或运转本钱功率最高的。体系规划人员以为布置含有多个 ADC 的体系十分有难度。例如，相控阵雷达计划包含成百个 AD9680，全都以同步办法作业。要求体系规划人员为上百个ADC 的每一个电压域都分配一个LDO 稳压器是不合理的。
用于GSPS ADC 的更简略的PDN
一种更具性价比的PDN 规划计划是将具有相同电压值(比方所 有的1.25 V 模仿域)的域组合起来，然后用同一个LDO 来驱 动。这样能够削减元件数(以及物料清单—BOM—本钱)，这 或许合适某些规划。其简化PDN 如图2 所示;该图为AD9680 评价板的布置。在该布置中，整个AD9680 都能够运用3.3 V 输入供电。
图2. AD9680评价板的简化PDN。
驱动AD9680 的DC-DC 转化器
经过移除为1.25 V 域供电的单个LDO，还可进一步简化PDN。 这是最高效、最具性价比的解决计划。这种计划的困难之处在于 确保DC-DC 转化器的操作稳定性，然后不影响ADC 功用。 ADP2164 驱动AD9680 一切1.25 V 域(AVDD1、AVDD1_SR、 DVDD 和DRVDD)的PDN 如图3 所示。
图3. 运用DC-DC转化器为AD9680 供电。
比较不同的PDN
对上文评论的3 个PDN 以及第4 个网络进行测验;第4 个网络 选用基准电源为AD9680 评价板供电。表1 列出了AD9680 评价 板上布置的各种输电网络。
表1. 输电网络列表
由于SPIVDD 能够支撑1.8 V 至3.3 V 且被以为归于非要害节点， 因而它选用1.8 V LDO 输出供电。在一般体系布置中，SPIVDD 可衔接2.5 V 或3.3 V 域。也就是说，在那些SPI 总线由许多ADC 与DAC 同享的体系中，依旧应当监控SPIVDD 衔接。如有这种 状况，那么有必要十分细心，确保正常的SPI 操作不会导致SPIVDD 域发生电源瞬变。假如SPIVDD 变得低于阈值电平，那么这些电 源瞬变或许会触发上电复位 (POR) 的状况。
表2. SNR 功用比照 (dBFS)
表3. SFDR 功用比照 (dBFS)
表2 和表3 别离显现了AD9680 运用各种PDN 的SNR 和SFDR 功用。依据AD9680 数据手册供给各种奈奎斯特区的前端网络和 寄存器主张设置。
仅运用DC-DC 转化器为AD9680 的1.25 V 域供电的PDN (PDN #3) 在各种输入频率下显现出了杰出的功用。这证明了能够组合 域，并在不丢失许多ADC 功用的状况下以高功率、高性价比的 办法为它们供电。选用基准源的PDN 具有最佳的噪声功用，因 为它是噪声最低的电源。但是，值得注意的是PDN #3 一直比默 认网络 (PDN #1) 具有更好的SNR 功用。这或许是由于LDO 具 有杰出的低频铲除特性，但关于电路中存在高于几百kHz 的状况 却力不从心。这能够解说PDN #3 的0.2 dB 优势。
快速傅立叶变换图
图4 和图5 别离显现了170 MHz 和785 MHz 输入时的单音FFT。 FFT 未显现出频谱功用的下降，由于1.25 V 域由单个DC-DC 转 换器供电。
图4. 170 MHz输入时的单音FFT，运用PDN #3。
图5. 785 MHz输入时的单音FFT，运用PDN #3。
开关杂散
除了噪声功用，由于选用了开关元件和磁性元件，因而还应当查看DC-DC 转化器布置的杂散成分。此刻，选用慎重细心的布局技能以下降接地环路和接地反弹将会是有优点的。有许多资源能够帮忙丈量开关电源噪声5,6。边带杂散出现在开关频率失调的两边(本例中为1.2 MHz)。有必要阐明的是，图2 或图3 中的输出滤波器级是一个两级滤波器。这个两级滤波器是下降开关噪声 (纹波)的首要奉献要素，有助于改进ADC 噪声 (SNR) 功用。同 样的道理，这个两级滤波器还可帮忙下降开关杂散，并在输出 FFT 中体现出来。在图6 和图7 中，它们别离表现为170 MHz 和785 MHz。
图6. 170 MHz输入时的1.2 MHz 边带开关杂散。杂散水平 = -105 dBFS。
图7. 785 MHz输入时的1.2 MHz 边带开关杂散。杂散水平 = -94 dBFS。
经过了解PSRR(电源按捺比)或ADC 的电源域，可预算边带杂散水平。
DC-DC 转化器开关电路仿真
运用比方ADIsimPE 等东西，能够仿真DC-DC 转化器输出端的 两级滤波器。图8 显现了ADIsimPE 原理图，用来仿真PDN 的 输出噪声和稳定性特征。ADIsimPE 是一款运用方便、功用强大 的东西，可协助体系工程师规划、优化和剖析电源网络。
图8. ADP2164 驱动1.25 V 域的ADIsimPE原理图。
图9 显现了榜首级输出端的输出纹波以及电路第二级之后的滤 波输出，选用ADIsimPE 仿真。此处显现的纹波约为3 mV p-p。
图9. ADIsimPE仿真的一级和二级输出。
物料清单
表4 显现了AD9680 评价板运用的简化PDN(如图2 所示)物料 清单。经过运用图3 中的网络，体系规划人员可节约高达40%到 45%的BOM本钱。BOM本钱是在一个运用广泛的电子元件供给 商网站上经过核算千片订量价格预算的。
表4. 图2 中的PDN 物料清单
元件选型和布局
选用各种PDN 供电时的ADC 功用不只取决于精心规划，还取决于元件选型以及它们在PCB 上的布局。在开关电源内发生的大电流跳变一般会导致强磁场，它能够耦合到板上其它电磁元件上，包含匹配网络中发现的电感以及用于耦合模仿和时钟信号的 变压器等。有必要选用精心规划的电路板布局手法来避免这些磁场耦合到要害信号上。
电感挑选
由于组成输出滤波器级的电感和电容输电量较大，因而需细心进行选型。本例中，混合运用了屏蔽和非屏蔽电感。榜首个滤波器级运用了一个屏蔽电感。本例中，第二级能够运用非屏蔽电感。 但是，主张两级均运用屏蔽电感，最大程度下降EMI 辐射。电 感相同选用具有足够饱满电流 (ISAT) 和直流电阻 (DCR) 裕量的 器材，确保它们不会饱满，或自身发生过多压降。
电容挑选
主张运用X5R 或X7R 电容作为输出滤波器电容。电容还有必要具有低ESR(等效串联电阻)。低ESR 有助于下降输出端的开关纹波。最大程度下降总ESR 和ESI(等效串联电感)的另一个窍门是将电容并联衔接。如图3 和表4 所示，榜首个滤波器级运用 2 个22 μF 电容，而第二个滤波器级运用4 个22 μF 电容。电容 的电压额定值相同也是器材选型的重要依据。这是由于陶瓷电容 的电介质随直流偏置的添加而下降。这意味着额定值为6.3 V 的 22 μF 电容在4 V 直流偏置下最多或许下降50%。本例中，额定值为6.3 V 的电容用于1.25 V 电源。在输出端参加更多电容的确会略为添加BOM本钱和电路板占位面积，但这样做能够确保 按捺或许会影响ADC 功用的开关噪声和纹波。
铁氧体磁珠选型
如图3 所示，铁氧体磁珠用于阻隔各种域。铁氧体磁珠的挑选同 样十分重要，由于假如铁氧体磁珠的DCR(直流电阻)高于所 需水平，则会导致域的电压无法到达最优。这种低电压会致使 ADC 功用(SNR 和SFDR)达不到最优。关于阻抗特性、最大直流搭载才能以及铁氧体磁珠的DCR 应高度重视。
PCB 布局考虑
为了最大程度削减开关稳压器和ADC 之间的搅扰，DC-DC 转化 器及其开关元件应放置在远离任何磁性元件对ADC 形成搅扰的 当地(比方前段匹配网络或时钟网络)。进行DC-DC 转化器布 局规划时，两级滤波器应当尽量接近DC-DC 转化器，以便最大 程度下降环路电流。
