虚拟现实技能是现在计算机信息科学中的前沿学科，文中规划了一种以FPGA 为中心的数据收集处理体系.运用HMC5883L和ADXL345对虚拟场景中物体的方位和朝向进行确认并通过以太网给虚拟场景主机发送数据.整个体系以 FPGA作为主操控器，配以传感器数据收集，内部FIFO存储，以太网高速传输，然后把定位体系参数实时传送到上位机中，具有传输速度快.实时性等长处，完结了虚拟现实高精度定位的功用.
1 导言
虚拟现实(Virtual Reality，VR)是现在计算机运用方面活泼的技能研究范畴，是整个信息科学范畴中的新式技能.它是依据计算机视频技能为根底，将计算机图画处理.计算机心理学.人工智能.人机交互技能.传感器技能.网络以及显现处理一系列信息技能分支的最新效果会集在一起.在虚拟现实环境中，人能够与虚拟国际中的场景和事物进行交互，它现已进入到了航空航天.民用军事.文娱游戏.医疗医用以及教育等职业.现在它现已是21世纪开展进程中影响人类日子的重要技能之一.
整个虚拟现实中，在场景中对物体的定位是要害中心部分.在定位中首要是要取得物体所在的直角平面坐标系中的朝向和方位以及物体与水平面的倾斜角.为此咱们运用三维磁阻传感器和三轴重力加速度来获取所有必要的数据.
磁阻效应传感器是依据磁性资料的磁阻效应构成的.图1为简略的磁阻效应传感器的结构示意图.因为磁性资料(如坡莫合金)具有各向异性，对它进行磁化时，其磁化方向将取决于资料的易磁化轴.资料的形状和磁化磁场的方向.所以在其线性范围内，电桥的输出电压与被测磁场成正比.一起运用XYZ 三个方向上的磁通量进行三角函数的转化可知道方位角为X方向上与Y方向上面的横竖切值.
三轴重力加速度传感器为多晶硅外表微加工结构，置于晶圆顶部.因为运用加速度，多晶硅绷簧悬挂于晶圆外表的结构之上，供给力气阻力.差分电容由独立固定板和活动质量衔接板组成，能对结构偏转进行丈量.加速度使惯性质量偏转.差分电容失衡，然后传感器输出的起伏与加速度成正比.相敏解调用于确认加速度的起伏和极性.
虚拟现实定位技能在国内外开展很敏捷，首要在医疗与文娱方面取得了成果.国内传统的技能首要是以单片机为中心处理器，在数据的处理和传输速度上有显着的缺乏.本文的虚拟定位体系运用高精度的定位传感器，FPGA处理和传输数据能够高速.实时的对数据进行收集与处理，降低了传输压力，提高了数据吞吐量与设备运用率.现场可编程逻辑门阵列FPGA，是现代IC规划验证的干流ASIC器材.FPGA规划灵敏，易于修正，可靠性高，开发周期短，处理速度快，易于完结高速电路的规划，能够便利的对定位传感器进行驱动，并对其数据进行快速的处理和传输.
数据收集体系总体规划结构
本文选用了Xilinx公司spartan3系列的 FPGA，ADI公司的ADXL345三轴重力加速度传感器以及Honeywell公司的HMC5883L三维磁阻传感器，运用了模块化的结构分别对每个单元进行流水线操作.整个体系首要包含：FPGA中心处理模块.硬件电源模块.场景数据处理模块.以太网通讯模块.当物体的方位角和倾斜角产生改变的时分，ADXL345模块和HMC5883L模块会将新的数据存储到FPGA中的FIFO里，最终通过以太网以UDP包的方法上传到上位机剖析处理.体系中的接口电路首要有ADXL345与FPGA的接口.HMC5883L与FPGA的接口.以太网芯片与FPGA 的接口电路.体系上电今后，FPGA宣布的信号包含两个传感器时钟驱动信号，以太网芯片操控信号.FPGA内部的信号包含FIFO操控信号.传感器信号传入的操控信号.体系的作业进程为：FPGA 对各传感器和以太网进行正确的驱动后，传感器开端以必定的频率向FPGA发送数据，当FPGA接收到一次数据后马大将数据存储在FIFO中;一起FIFO 在相应的条件下依照写时钟把数据一次存储好，依照时钟把本来存储的数据发送给以太网芯片;以太网芯片把这些数据封装成UDP包，通过以太网总线上传给上位机;最终，上位机在收到有用的数据时，对数据进行剖析处理，然后传给三维软件部分使得三维场景中的物体也产生相同的方位角和倾斜角的改变，完结了虚拟现实的功用.
数据收集体系模块化规划
3.1 HMC5883L数据收集模块规划
场景数据模块是整个丈量体系的根底部分，也是整个电路作业的必不可少的一个模块.其间包含了丈量方位角用的HMC5883L磁阻传感器芯片以及丈量倾斜角 的三轴重力加速度传感器ADXL345、HMC5883L是一种外表贴装的高集成模块，并带有数字接口的弱磁传感器芯片，运用于低成本罗盘和磁场检测范畴.
HMC5883L的时钟是一系列的I2 C驱动时钟周期.本模块的规划方针在于将三维磁阻传感器芯片HMC5883L杰出的驱动并确认时序中数据的传输次序.现在选用FPGA引脚对相对应的时序进行操控.
HMC5883L传感器固定的时序中完结对数据的收集，收集到的数据是具有特定格局的数字量，需求通过必定算法剖析和数据收拾才干送往上位机进行操作. FPGA 与HMC5883L的通讯选用了I2 C的通讯手法，在代码编写的进程中选用了规范速率形式100kHz，在总线规则中，总线的位格局是一个8位数据/地址传送和1位应对位.如图3所示的格局 的时序状况.(点击可查看大图)
HMC5883L的作业流程：首要要芯片的初始化进行数据等候，之后运用I2C的传输方法对数据进行操控.一个测验前的进程需求对应有的丈量寄存器进行对 应的装备.首要发送装备寄存器A的装备量，为写操作，寄存器指令为默认值;第二步发送装备寄存器B的装备量，相同也为默认值;第三步发送形式寄存器的装备 量，即发送数据0X00(即接连丈量形式).此刻装备的寄存器的流程现已走完.之后进入读操作形式，此刻依据时钟的采样速度，循环对传感器内部寄存器 03-08进行操作，得到X、Y、Z 三个方向上的数据，读入到代码设定的寄存器中.具体操作流程如图4所示.
