1. 一般规矩
1.1 PCB板上预区分数字、模仿、DAA信号布线区域。
1.2 数字、模仿元器材及相应走线尽量分隔并放置於各自的布线区域内。
1.3 高速数字信号走线尽量短。
1.4 灵敏模仿信号走线尽量短。
1.5 合理分配电源和地。
1.6 DGND、AGND、实地分隔。
1.7 电源及临界信号走线运用宽线。
1.8 数字电路放置於并行总线/串行DTE接口邻近，DAA电路放置於电话线接口邻近。
2. 元器材放置
2.1 在体系电路原理图中：
a） 区分数字、模仿、DAA电路及其相关电路；
b） 在各个电路中区分数字、模仿、混合数字/模仿元器材；
c） 留意各IC芯片电源和信号引脚的定位。
2.2 开端区分数字、模仿、DAA电路在PCB板上的布线区域（一般份额2/1/1），数字、模仿元器材及其相应走线尽量远离并限制在各自的布线区域内。
Note：当DAA电路占较大比重时，会有较多操控/状况信号走线穿越其布线区域，可依据当地规矩限制做调整，如元器材距离、高压按捺、电流约束等。
2.3 开端区分结束后，从Connector和Jack开端放置元器材：
a） Connector和Jack周围留出插件的方位；
b） 元器材周围留出电源和地走线的空间；
c） Socket周围留出相应插件的方位。
2.4 首要放置混合型元器材（如Modem器材、A/D、D/A转化芯片等）：
a） 确认元器材放置方向，尽量使数字信号及模仿信号引脚朝向各自布线区域；
b） 将元器材放置在数字和模仿信号布线区域的交界处。
2.5 放置一切的模仿器材：
a） 放置模仿电路元器材，包括DAA电路；
b） 模仿器材彼此接近且放置在PCB上包括TXA1、TXA2、RIN、VC、VREF信号走线的一面；
c） TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器材；
d） 对於串行DTE模块，DTE EIA/TIA-232-E
系列接口信号的接纳/驱动器尽量接近Connector并远离高频时钟信号走线，以削减/避免每条线上添加的噪声按捺器材，如阻流圈和电容等。
2.6 放置数字元器材及去耦电容：
a） 数字元器材会集放置以削减走线长度；
b） 在IC的电源/地间放置0.1uF的去耦电容，衔接走线尽量短以减小EMI；
c） 对并行总线模块，元器材紧靠
Connector边际放置，以契合运用总线接口标准，如ISA总线走线长度限制在2.5in；
d） 对串行DTE模块，接口电路接近Connector；
e） 晶振电路尽量接近其驱动器材。
2.7 各区域的地线，一般用0 Ohm电阻或bead在一点或多点相连。
3. 信号走线
3.1 Modem信号走线中，易发生噪声的信号线和易受搅扰的信号线尽量远离，如无法避免时要用中性信号线阻隔。
Modem易发生噪声的信号引脚、中性信号引脚、易受搅扰的信号引脚如下表所示：
3.2 数字信号走线尽量放置在数字信号布线区域内；
模仿信号走线尽量放置在模仿信号布线区域内；
（可预先放置阻隔走线加以限制，以防走线布出布线区域）
数字信号走线和模仿信号走线笔直以减小交叉耦合。
3.3 运用阻隔走线（一般为地）将模仿信号走线限制在模仿信号布线区域。
a） 模仿区阻隔地走线盘绕模仿信号布线区域布在PCB板双面，线宽50-100mil；
b） 数字区阻隔地走线盘绕数字信号布线区域布在PCB板双面，线宽50-100mil，其间一面PCB板边应布200mil宽度。
3.4 并行总线接口信号走线线宽》10mil（一般为12-15mil），如/HCS、/HRD、/HWT、/RESET。
3.5 模仿信号走线线宽》10mil（一般为12-15mil），如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。
3.6 一切其它信号走线尽量宽，线宽》5mil（一般为 10mil），元器材间走线尽量短（放置器材时应预先考虑）。
3.7 旁路电容到相应IC的走线线宽》25mil，并尽量避免运用过孔。
3.8 经过不同区域的信号线（如典型的低速操控/状况信号）应在一点（首选）或两点经过阻隔地线。假如走线只位於一面， 阻隔地线可走到PCB的另一面以越过信号走线而坚持接连。
3.9 高频信号走线避免运用90度角弯转，应运用滑润圆弧或45度角。
3.10 高频信号走线应削减运用过孔衔接。
3.11 一切信号走线远离晶振电路。
3.12 对高频信号走线应选用单一接连走线，避免呈现从一点延伸出几段走线的状况。
3.13 DAA电路中，穿孔周围（一切层面）留出至少60mil的空间。
3.14 铲除地线环路，以防意外电流回馈影响电源。
4. 电源
4.1 确认电源衔接联系。
4.2 数字信号布线区域中，用10uF电解电容或钽电容与0.1uF瓷片电容并联后接在电源/地之间。在PCB板电源进口端和最远端各放置一处，以防电源尖峰脉冲引发的噪声搅扰。
4.3 对双面板，在用电电路相同层面中，用两头线宽为 200mil的电源走线盘绕该电路。（另一面须用数字地做相同处理）
4.4 一般地，先布电源走线，再布信号走线。
5. 地
5.1双面板中，数字和模仿元器材（除DAA）周围及下方未运用之区域用数字地或模仿地区域填充，各层面同类地区域衔接在一起，不同层面同类地区域经过多个过孔相连：Modem DGND引脚接至数字地区域，AGND引脚接至模仿地区域;数字地区域和模仿地区域用一条直的空地离隔。
5.2 四层板中，运用数字和模仿地区域掩盖数字和模仿元器材（除DAA）；Modem DGND引脚接至数字地区域，AGND引脚接至模仿地区域;数字地区域和模仿地区域用一条直的空地离隔。
5.3 如规划中须EMI过滤器，应在接口插座端预留必定空间，绝大多数EMI器材（Bead/电容）均可放置在该区域;未运用之区域用地区域填充，如有屏蔽外壳也须与之相连。
5.4 每个功用模块电源应分隔。功用模块可分为：并行总线接口、显现、数字电路（SRAM、EPROM、Modem）和DAA等，每个功用模块的电源/地只能在电源/地的源点相连。
5.5 对串行DTE模块，运用去耦电容削减电源耦合，对电话线也可做相同处理。
5.6 地线经过一点相连，如或许，运用Bead；如按捺EMI需求，答应地线在其它当地相连。
5.7 一切地线走线尽量宽，25-50mil。
5.8 一切IC电源/地间的电容走线尽量短，并不要运用过孔。
6. 晶振电路
6.1 一切连到晶振输入/输出端（如XTLI、XTLO）的走线尽量短，以削减噪声搅扰及分布电容对Crystal的影响。XTLO走线尽量短，且弯转视点不小於45度。（因XTLO衔接至上升时间快，大电流之驱动器）
6.2 双面板中没有地线层，晶振电容地线应运用尽量宽的短线衔接至器材上离晶振最近的DGND引脚，且尽量削减过孔。
6.3 如或许，晶振外壳接地。
6.4 在XTLO引脚与晶振/电容节点处接一个100 Ohm电阻。
6.5 晶振电容的地直接衔接至 Modem的GND引脚，不要运用地线区域或地线走线来衔接电容和Modem的GND引脚。
7. 运用EIA/TIA-232接口的独立Modem规划
7.1 运用金属外壳。 假如须用塑料外壳，应在内部贴金属箔片或喷导电物质以减小EMI。
7.2 各电源线上放置相同形式的Choke。
7.3 元器材放置在一起并紧靠EIA/TIA-232接口的Connector。
7.4 一切EIA/TIA-232器材从电源源点独自衔接电源/地。电源/地的源点应为板上电源输入端或调压芯片的输出端。
7.5 EIA/TIA-232电缆信号地接至数字地。
针对模仿信号，再作一些具体阐明：
模仿电路的规划是工程师们最头疼、但也是最丧命的规划部分，虽然现在数字电路、大规模%&&&&&%的开展十分迅猛，可是模仿电路的规划仍是不可避免的，有时也是数字电路无法替代的，例如 RF 射频电路的规划！这儿将模仿电路规划中应该留意的问题总结如下，有些纯属经验之谈，还望我们多多弥补、多多批评指正！。..
（1）为了取得具有杰出安稳性的反应电路，一般要求在反应环外面运用一个小电阻或扼流圈给容性负载供给一个缓冲。
（2）积分反应电路一般需求一个小电阻（约 560 欧）与每个大于 10pF 的积分%&&&&&%串联。
（3）在反应环外不要运用自动电路进行滤波或操控 EMC 的 RF 带宽，而只能运用被迫元件（最好为 RC 电路）。只是在运放的开环增益比闭环增益大的频率下，积分反应办法才有用。在更高的频率下，积分电路不能操控频率响应。
（4）为了取得一个安稳的线性电路，一切衔接有必要运用被迫滤波器或其他按捺办法（如光电阻隔）进行维护。
（5）运用 EMC 滤波器，而且与 IC 相关的滤波器都应该和本地的 0V 参阅平面衔接。
（6）在外部电缆的衔接处应该放置输入输出滤波器，任安在没有屏蔽体系内部的导线衔接处都需求滤波，由于存在天线效应。别的，在具有数字信号处理或开关形式的改换器的屏蔽体系内部的导线衔接处也需求滤波。
（7）在模仿 IC 的电源和地参阅引脚需求高质量的 RF 去耦，这一点与数字 IC 相同。可是模仿 IC 一般需求低频的电源去耦，由于模仿元件的电源噪声按捺比（PSRR）在高于 1KHz 后添加很少。在每个运放、比较器和数据转化器的模仿电源走线上都应该运用 RC 或 LC 滤波。电源滤波器的角落频率应该对器材的 PSRR 角落频率和斜率进行补偿，然后在整个作业频率范围内取得所希望的 PSRR 。
（8）关于高速模仿信号，依据其衔接长度和通讯的最高频率，传输线技能是必需的。即使是低频信号，运用传输线技能也能够改进其抗搅扰性，可是没有正确匹配的传输线将会发生天线效应。
（9）避免运用高阻抗的输入或输出，它们关于电场是十分灵敏的。
（10）由于大部分的辐射是由共模电压和电流发生的，而且由于大部分环境的电磁搅扰都是共模问题发生的，因而在模仿电路中运用平衡的发送和接纳（差分形式）技能将具有很好的 EMC 作用，而且能够削减串扰。平衡电路（差分电路）驱动不会运用 0V 参阅体系作为回来电流回路，因而能够避免大的电流环路，然后削减 RF 辐射。
（11）比较器有必要具有滞后（正反应），以避免由于噪声和搅扰而发生的过错的输出改换，也能够避免在断路点发生振动。不要运用比需求速度更快的比较器（将 dV/dt 坚持在满足要求的范围内，尽或许低）。
（12）有些模仿 %&&&&&% 自身对射频场特别灵敏，因而常常需求运用一个安装在 PCB 上，而且与 PCB 的地平面相衔接的小金属屏蔽盒，对这样的模仿元件进行屏蔽。留意，要保证其散热条件。
