0 导言
跟着移动通讯的迅速开展，不管何种无线通讯的掩盖区域都将发生弱信号区和盲区，要架起模仿或数字基站本钱太高，基础设施也比较复杂，为此供给一种本钱低、架起简略，却具有小型基站功用的直放站是很有必要的。GSM移动通讯体系在我国经过多年的开展，现在现已具有最大的网络掩盖规划、最多的用户数、品种多样的事务，在我国移动通讯商场中占有重要的位置。本文对GSM直放站的数字无线选频器进行规划，以到达低本钱扩展无线网络掩盖规模和优化网络的意图。
1 体系整体结构
GSM900中上下行信道各120个，带宽为24 MHz，其间上行频段为885～909 MHz，下行频段为930～954 MHz，数字选频器作业作用示意图如图1所示。
如图1所示，数字选频器便是仅扩大选中的频段，按捺未选中的频段，完成下降信道间搅扰的意图。体系整体结构框图如图2所示。数字选频体系主要由A／D模块、FPGA可编程逻辑器材模块、D／A模块以及MCU办理模块四部分组成。
软件无线电的思维是将无线电收发信机的数字化点(A／D／A)尽可能接近天线，抱负的状况是在天线的后端进行射频采样，数字化之后，一切的处理都可以用很灵敏的办法完成。可是因为现在ADC器材功用的约束，还无法到达在射频端进行数字化，在中频完成数字化是一个较妥的计划。
GSM直放站数字选频体系便是运用数字处理的手法完成滤波器功用，以代替现有直放站中的模仿选频模块。本体系经过AD6655接纳下变频后的模仿中频信号，经过A／D采样将模仿信号转化为数字信号，采样频率为122．88 MHz。然后由FPGA按预订算法对来自AD6655的数字信号进行数字处理，处理后的成果再由AD9779转化成模仿信号。MCU经过SPI接口对AD6655，AD9779和AD9516的寄存器进行装备，并与FPGA之间进行通讯。
2 体系硬件电路规划
2．1 体系电源规划
体系电源在整个体系中占有极其重要的位置，其规划的成功与否联系到整个体系能否安稳运转以及功用体现的好坏。因为本体系电平值比较多，一起依据体系功用、功耗的考虑，故选用以下计划给整个体系供电。体系电源整体规划框图如图3所示。
RT8289是一款DC／DC芯片，转化功率高达90％，内部具有缓发动功用，能在宽规模的输入电压下完成高达5 A的接连电流输出，输入电压规模为5．5～32 V，输出电压可调为1．222～26 V；LT1764电源芯片为LDO，输出电流理论上可达3 A，宽输入电压规模为2．7～20 V，输出电压可调为1．21～20 V，固定输出电压有：1．5 V，1．8 V，2．5 V，3．3 V。TPS74401电源芯片为LDO，支撑输入电压低至0．9 V，输出电压为0．8～3．6 V可调，输出电流最大可达3 A，装备电路比较简略，并且在装备电路结构不变的状况下，可以经过调整装备电阻来改动输出电压，便利调试。
2．2 体系时钟模块规划
整个体系时钟主要由时钟芯片AD9516供给，AD9516是14路输出时钟发生器，配有片内集成锁相环(PLL)和电压操控振荡器(VCO)，也可以运用最高2．4 GHz的外部VCO／VCXO。AD9516具有超卓的低颤动和相位噪声特性，可极大地提高数据转化器的功用。AD9516供给6路LVPECL输出、4路LVDS输出和8路CMOS输出。LVPECL输出的作业频率达1．6 GHz，LVDS输出的作业频率达800 MHz，CMOS输出的作业频率达250 MHz。每对输出均有分频器，其分频比和粗调推迟(或相位)均可以设置。
体系时钟结构框图如图4所示，其间VCXO为外部122．88 MHz的压控晶振，TCXO为10 MHz的温度补偿晶振，由它供给时钟参阅相位。
TCXO为AD9516供给10 MHz的参阅时钟，VCXO为AD9516供给122．88MHz的外部时钟，VCXO与TCXO坚持相位同步，AD9516为A／D供给122．88 MHz的差分时钟A／D_CLK，A／D在时钟A／D_CLK下进行采样；AD9516为D／A供给122．88 MHz的差分时钟D／A_CLK，D／A在时钟D／A_CLK下进行数模转化；A／D供给时钟FPGA_A／D_CLK给FPGA，A／D在此时钟下传送数字信号给FPGA；D／A供给时钟FPGA_D／A_CLK给FPGA，D／A在此时钟下从FPGA接纳数字信号。
2．3 FPGA模块、A／D模块和D／A模块
FPGA 选用低本钱的 Spartan-3A DSPXC3SD3400A，由Xilinx公司出产，体系门数为3400k，Slice数目为23 872，分布式RAM容量为373 Kb，块RAM容量为2 268 Kb，专用乘法器数为126，DCM数目为8，最大可用I／O数为469，最大差分I／O对数为213。FLASH型号为M25P32。FPGA选用的装备形式为MASTER SPI形式。
A／D转化芯片选用AD6655，AD6655是一款14 b，150 MSPS的模数转化器。当作业在32．7～70 MHz带宽内，采样速率为150 MSPS时，SNR为74．5 dBc；而在70 MHz带宽内，SFDR为80 dBc。具有高功用，低功耗，易于运用的长处。CMOS的数据和时钟输出能直接衔接到现有的FPGA上，片上基准和采样坚持电路为体系规划供给了灵敏性，可经过SPI进行操控，规范的串行接口供给各种功用，比方数据格式修正，安稳时钟占空比，支撑掉电形式和增益调整。内部集成了DDC和NCO。
在AD6655接口电路中，MCU经过SPI接口对AD6655进行寄存器装备以使其正常作业。SMA输入部分经过耦合电路后送至AD6655的差分输入端VIN+和VIN-，AD9516输出差分时钟信号送至AD6655的时钟差分输入端CLK+和CLK-，一起AD6655自身输出的差分时钟也送至FPGA的时钟输入引脚。AD6655的差分数据输出接至FPGA的I／O口。因为AD6655的SPI接口的数据线口是双向的，而MCU的SPI数据线均是单向的，故其两者之问衔接有必要经过一个BUFFER芯片NC7WZ07进行转化，一起起到阻隔的作用，使AD6655更好地全动态规模作业。
D／A转化芯片选用AD9779，AD9779归于TxDAC系列高功用、低功耗CMOS数／模转化器的第二代16b分辨率产品。一切器材都选用相同的接口选项、小型封装和引脚摆放，因此可以依据功用、分辨率和本钱的要求，向上或向下兼容挑选合适的器材。AD9779供给超卓的沟通和直流功用，一起支撑最高1000 MSPS的转化速率。因为AD9779输出为差分信号，故需求经过变压器转成单端信号。变压器的选型需求考虑回波损耗、带宽、平衡性等参数，此规划中变压器选用TC1-1T。
2．4 体系操控规划
体系操控是由16位单片机MSP430F147来完成的，体系操控框图如图5所示。
2．4．1 状况指示
芯片作业状况的显现是由芯片的状况管脚在FPGA上经过LED指示完成的。其间AD6655经过寄存器0x104[3：1]操控管脚FDA[0：3]和FDB[0：3]别离指示A和B通道的ADC快速起伏与FS标称输入起伏的相对联系。AD9779直接经过它的PLLLOCK管脚指示PLL是否现已确定。AD9516是经过装备寄存器0X1B，0X1A，0X17别离操控管脚2，3，6上显现VCO，PLL，HoldOver的状况。
2．4．2 芯片装备
各芯片作业状况的装备是经过MSP430的SPI串行接口完成的，且MSP430的SPI是三线的。其间MCU侧的SPI是复用的，对各芯片的挑选是经过GPIO操控各芯片上的SPI的片选位。各芯片SPI的时钟是复用的MCU主机侧的SPI时钟信号。
对AD6655寄存器的装备是经过其自带的三线SPI完成的。AD6655的SPI接口中数据输入／输出共用同一根线，这与MSP430的规范四线全双工SPI是不同的，要经过一个专门的转化电路完成两条单向的SI／SO线和双向的SDIO线的转化。AD6655的SPI片选信号经过MSP430的GPIO操控，没有专门的硬件复位，只能运用软件操控寄存器完成复位。
对AD9779和AD9516的寄存器装备经过其别离的SPI功用管脚完成。两种芯片的SPI都是既可以运用三线，也可以运用四线。二者的SPI片选使能和芯片复位也是别离经过MSP430的GPIO来操控。
2．4．3 芯片复位、中止操控及其他
各芯片的复位是经过MSP430的GPIO操控各芯片的RESET引脚完成的，这样可以完成软件复位，一起在各芯片的RESET引脚上加一个开关完成各芯片独立的开关操控的硬件复位。
FPGA衔接MSP430的五个外部中止。MSP430经过LED0～4指示状况。JTAG口下载程序完成硬件调试。RS 485串口完成MSP430与PC机的串行通讯。
3 测验成果
本数字选频器选用Agilent Technologies N5230A网络分析仪进行扫频测验。经过软件设定该数字选频器的下行模块参数如表1所示。
经过网络分析仪测验数字选频器下行模块的频率响应和群延时，如图6，图7所示。
从图6可以看出，该数字选频器可以完成比较好的选频功用，被选出的有用相邻信道之间最小距离能到达1 MHz；从图7可以看出该体系的群延时比较小，标明规划的滤波器功用较好，信号失真较小，体系实时性较好，可以满意实践使用的要求。
4 结语
本文介绍了使用于GSM体系商放站的依据FPGA的八通道数字选频器的没计。数字选频器使用于直放站中，可以起到下降信道之间彼此搅扰的作用，仪扩大选中的频段信道，被选中的信道之间最小距离能到达1 MHz，且群延时小，体系实时性好，具有较好的选频作用，可以满意实践使用要求。该数字选频器的规划选用低本钱器材，细巧简便，易装置，本钱低，具有杰出的商场使用远景。
