本文首要依据芯片测验意图，针对外围电路中的环路滤波器规划来进行评论，文中给出了一种简略、易行的工程化核算办法和流程，并对其进行了验证测验，测验成果满意芯片测验的需求。这种办法现已应用于多款小数分频频率合成器的测验电路的规划中。 小数分频频率合成器在测验时有必要外接一个环路滤波器电路与压控振荡器才干构成一个完好的锁相环电路。其外围电路中环路滤波器的规划好坏将直接影响到芯片的功用测验。以ADF4153小数分频频率合成器为例，研讨了其外围环路滤波器的规划办法，给出了依据芯片测验的环路滤波器规划流程，并进行了验证测验。 测验成果表明，该滤波器可满意小数分频频率合成器芯片测验的需求。在进行小数分频频率合成器的芯片测验时，数字部分能够经过惯例的数字测验办法即能够完结；而输出射频信号的相位噪声、杂散噪声则需求芯片作业在正常的输出状况下才干测验。小数分频频率合成器芯片在测验时需求与外接环路滤波器（LF）、压控振荡器（VCO）才干构成完好的锁相环回路，在具有正常的芯片功用的前提下才干完结对其相位噪声、杂散噪声下的测验。
一般来说，压控振荡器均运用现成的器材，在挑选器材时留意功用指标的匹配就能够，只要环路滤波器才是需求核算和规划的。环路滤波器在整个电路中首要作为一个低通滤波器，它将芯片鉴相器输出的脉冲信号进行低通滤波，将高频重量滤除，终究得到一个相对滑润的直流电压信号去操控VCO作业，然后取得一个安稳的频率输出。环路滤波器的功用将直接影响到小数分频频率合成器芯片功用的测验。
本文以ADF 4153型小数分频频率合成器为例，给出了简略完结的三阶环路滤波器的规划办法，能够满意芯片实践测验的需求。
外接环路滤波器的规划
环路滤波器是电荷泵锁相环电路的重要环节，它衔接在电荷泵和压控振荡器之间。锁相环的根本频率特性是由环路滤波器决议的。实践上，正是因为环路滤波器的存在，锁相环才干够挑选作业在恣意的中心频率和带宽内。环路滤波器的类型多种多样，大致分为有源滤波器和无源滤波器两大类，无源滤波器与有源滤波器比较，其长处在于：结构简略、低噪声、高安稳度和易以完结。
最常见的无源滤波器是如图1所示的三阶滤波器。一般来说，环路滤波器的带宽应为PFD频率（通道距离）的1/10.进步环路带宽会缩短确认时刻。但环路带宽过大会大幅度地添加不安稳性，然后导致锁相环无法确认的状况。
图1三阶环路滤波器
环路滤波器规划参数的挑选
为了研讨环路滤波器对锁相环输出频率相位噪声的影响，规划出契合芯片测验需求的外围环路滤波器。咱们在ADIsimPLL软件中进行了如下仿真装备。器材类型：ADF 4153，fPFD=25MHz（抱负信号源），INT=69，FRAC=101，MOD=125，VCO选用ZComm公司的V674ME34-LF，在该装备下，预期输出的RFOUT=1.7452GHz. a）设定环路滤波器带宽为20kHz，相位裕度50°，其相位噪声的仿真状况如图2所示。
图2环路带宽20kHz时的相位噪声仿真图
从图2中能够得知，当环路滤波带宽为20kHz时，VCO所引起的相位噪声占有了主导地位。芯片所引起的相位噪声则被淹没在总输出噪声之下。换句话说，当环路带宽较窄（如20kH）的状况下，针对锁相环输出信号进行相位噪声测验，其成果并不能真实地反映芯片输出的相位噪声。设定环路滤波器带宽为100kHz，相位裕度50°，其相位噪声的仿真状况如图3所示。
图3环路带宽为100kHz时的相位噪声仿真图
从图3中能够得知，当环路滤波带宽为100kHz时，VCO关于总相位噪声的奉献显著地下降，芯片所引起的相位噪声占有了主导地位，在10kHz以内，总相位噪声输出的曲线根本与芯片所引起的相位噪声重合。由此能够得知，当环路带宽较宽（如 100kHz）的状况下，针对锁相环输出信号进行相位噪声测验，其成果根本能真实反映芯片输出的相位噪声。
本文研讨的ADF 4154的首要测验频点为1.7452GHz（fPFD=25MHz，RSET=5.1k），依据测验要求进行归纳的考虑，设定了环路带宽75kHz，相位裕度50°的约束条件。在进行ADF 4153的外围电路规划时，首要需求承认所运用的VCO类型及其标称功用。然后再依据ADI公司供给的ADIsim-PLL软件进行三阶环路滤波器的规划。从软件得出C1~C3、R2、R3的详细取值，再依据现有的标称电容电阻值进行调整，反算出实践规划的环路带宽及相位裕度。
由此，咱们确认了环路滤波器中各个电容、电阻的取值，并规划了可用于ADF 4153芯片测验的电路原理图，如图4所示。VCO的输出不只需求衔接外部频谱仪进行测验，还需求经过%&&&&&%反应到ADF 4153的REFINA端，一起REFINA端还需求预留SMA头用于射频输入频率规模及灵敏度测验。一个简略的电阻网络用于完结VCO输出信号功率的再分配。
图4环路滤波器及射频电路规划
