在当今的多媒体体系芯片中整合进经过硅验证并针对特定音频功用优化过的音频IP，有利于下降功耗、削减体积和减缩本钱。但跟着下一代规划走向 28nm工艺技能，也随之会呈现新的应战。音频编解码器中的音频规划包括了许多模仿电路，它不会跟着工艺技能的开展而与时俱“小”，因而并不遵从传统的摩 尔规律。
28nm工艺技能添加了晶圆本钱，体系架构师和SoC规划师必需求考虑这对将音频编解码器整合进SoC的经济性发生了何种影响。Synopsys公司 测验了几款现在在商场上出售的移动多媒体设备，发现现在大都智能手机和平板电脑能够支撑用28nm工艺开发的音频编解码器。
本文介绍了测验成果还评论了将音频功用整合进28nm移动多媒体SoC所面对的商业和技能应战，一起论述了怎么战胜这些应战的见地。本文还解说了一些要害的规划考虑，包括缩放约束、电源电压的要求和体系区分挑选等。
音频编解码器根底：为解说清楚和便于评论，可运用下图1描绘的一款音频编解码器。音频编解？？码器包括麦克风和线输入、信号流送和混合、放大器模块、 多通道ADC和DAC。它还包括各种输出驱动器，包括线输出、耳机和扬声器驱动器以及一个包括抽取/插值滤波器的小数字信号处理模块和一个规范的I2S数 字音频接口。
图1：典型的音频编解码器方框图。
28nm工艺技能的本钱考虑：在28nm工艺技能，晶圆本钱比65nm技能高得多。对遵从摩尔规律的数字电路来说，更高的晶圆本钱能够经过添加的门密度、或许整合进更多功用和更高功用予以补偿以证明其物有所值。
模仿电路，比如广泛运用I/O器材的音频编解码器，不以与首要运用内核器材的数字电路相同的方法随工艺节点的缩小而减小。除非晶圆面积可削减25-30％，不然更高的晶圆本钱将明显添加音频技能的全体硅本钱。
例如，为坚持相同的硅本钱，用65nm技能完成的一款2.5mm2的音频编解码器，在用28nm工艺完成时，需求缩小至1.9mm2。下图2显现了到 2013年，每个12英寸晶圆的本钱猜测（以65nm工艺为规范）。而28nm晶圆的生产本钱估计将比65nm晶圆的高近40％。
图2：2013年，不同工艺的晶圆生产本钱，以65nm为规范 （材料来历：Selantek公司）。
由于与65nm技能完成的相同功用音频电路比，28nm技能的该电路功用并没有明显进步，所以决议是否集成音频功用的要害因素之一是硅芯片的本钱。下 图3显现了与用65nm工艺完成的2.5mm2的音频编解码器比较，为坚持相同的硅本钱，用不同的工艺技能完成所要求的面积。
图3：与用65nm工艺完成的2.5mm2的音频编解码器比较，为坚持相同的硅本钱，不同的工艺技能完成所要求的面积。
本文以下各节将评论在28nm工艺几许尺度，整合音频编解码器的要害技能应战。每个应战都能够经过改善电路或体系来处理，认为SoC供给最优化的功耗和本钱。
音频编解码器的尺度缩小约束
有三个首要的电路模块约束着音频编解码器随工艺的开展而缩小：
有源放大器和梯形电阻：有源放大器和梯形电阻用于混合不同音频源的许多音量操控和开关运用中。器材匹配特性约束着有源放大器的功用。削减单个器材的体 积对器材匹配功用发生负面影响并明显下降了有源放大器的功用。依据该原因，与40nm或65nm工艺的放大器比较，选用28nm工艺节点完成相同功用的有 源放大器的面积并不会削减许多。为防止任何可察觉的杂音（如拉链噪音），音量增益步进有必要低于1dB。这就需求可变抽头电阻具有很多的抽头，然后添加了总 面积。
数据转化器：大大都的音频编解码器选用Σ-Δ（sigma-delta）ADC和DAC电路完成。开关电容电路的噪音水平与电容值成反比。因而，关于 一个给定的音频功用要求来说，就对应一个所需的最小电容值，所以，电容面积不会随工艺节点的缩小而减小。使问题进一步杂乱的是，跟着电源电压从 2.5V（或3.3V）下降到28nm工艺的1.8V，为坚持相同的动态规模，有必要下降噪声水平。所以，电容的面积和容值有必要加大。
输出驱动器：有必要低失真地供给大输出电流。为了支撑驱动耳机和扬声器所需的大输出电流，输出器材有必要很大，它也不会随工艺技能的缩小而变小。数据转化 器模块与此相同，如将在下面更具体评论的，当作业电压从2.5V降至1.8V时，会对输出驱动电路的面积和功用有影响。
以下两节将讨论在28nm工艺、选用1.8V电压完成输出驱动器时的权衡与影响。
作业电压对输出驱动器功用的约束
在65nm和40nm工艺，许多集成的音频编解码器的模仿电路运用2.5V的I/O晶体管且实践大将2.5V器材过驱至3.3V以进步音频功用。然 而，在28nm工艺，大大都SoC规划将转而选用1.8V的I/O晶体管。现在，还没能遍及支撑将1.8V晶体管过驱至2.5V或3.3V。终究成果是电 源电压和完成线和耳机驱动器的晶体管作业电压被约束在1.8V。
因电源电压被约束在1.8V，所以对音频输出功用有底子约束。对线输出驱动器来说，与3.3V作业电压时1.0Vrms的可用输出电压摆幅 比，1.8V时摆幅被约束在仅有0.54Vrms。对32欧姆的耳机来说，耳机驱动器的输出功率被约束在只要12mW，而曾经的65 nm和40nm工艺，耳机驱动器可从更高的作业电压供给40mW功率（详见表1“耳机功率要求”）。
表1： 耳机功率要求
Synopsys测验了13款最新类型的移动多媒体设备，包括智能手机、平板电脑、MP3播放器和笔记本电脑，以评价现在商场上出售的音频设备的实践 功用。在这13款产品中，55％在1.8V作业电压时，具有杰出功用，就线输出电压RMS摆幅来说，其间3款略高于比对目标。图4所示，一款 0.54Vrms和12mW耳机驱动器的线驱动器的输出功用体现杰出或优于现在商场出售的许多设备。
图4：一款市售的移动多媒体设备、平板电脑和智能手机样品用的耳机驱动器的输出功率 。
但其他的样品测验运用了一款专用音频%&&&&&%（IC），以依据更好的倾听体会所需的40mW功率供给更高输出功率。无论是智能手机仍是平板电脑，都有 揭露宣布的拆解陈述，其间指认了独立、专用音频编解码器IC。在这些情况下，运用外部音频IC消除了28nm工艺对电源电压的约束，但价值是：一个额定组 件将需求更多体系功耗、更大面积和更高费用。
此外，也有消费类电子产品肯定要求更高的输出驱动水平（或出于体系要求或依据顾客可觉察到功用差异的商场差异化战略），这使得有必要支撑典型的40mW功率要求。在这种情况下，接入3.3V电源有两种首要途径：
第一个挑选是接入用于USB接口的3.3V电源。绝大大都的移动多媒体SoC会有至少一个USB接口（通常是几个），因而有一个3.3V电源。由于该电源用于高速USB接口，因而，或许存在一个在不影响USB功用的前提下，可供给的最大负载电流约束。
第二个挑选是选用现有的1.8V电源、凭借电荷泵来发生3.3V正电源及一个1.8V负电源（图5）。由于线输出和耳机驱动器需求相对较低的电流，电 荷泵所需的开关能够做得很小。负电源的一个额定优点是，输出驱动器是中点接地的，然后生成了一个真实的接地（True-Ground）装备，它答应音频编 解码器的输出直接衔接到其他器材，而不需求大块头的直流隔绝电容。
图5：真实接地（True-Ground）的装备供给了一个以地电位为中心的输出信号，它不需求隔直%&&&&&%。
在这两个挑选中，1.8V器材都需求进行正确的级联以承受3.3V电压。
为扬声器驱动器找到适宜的体系方位
对在28nm工艺整合进音频编解码器提出特别应战的输出驱动器是扬声器驱动器。通常情况下，选用3.3V电源供电的扬声器驱动器可供给高达500mW 功率。为了取得上好的音频功用，扬声器的驱动功率不该低于250mW。但是，因只要1.8V可用来驱动扬声器驱动器的逻辑门，所以有必要明显添加输出器材的 体积以支撑大电流需求，然后导致往往不行承受的硅片面积本钱的添加。
成果是，在28nm SoC内集成进扬声器驱动器在技能上并不总是可行或实践的，这使得规划师有必要考虑体系级选项。图6显现了在移动多媒体体系内完成扬声器驱动器的四种常见 挑选。第一种，是将驱动器彻底集成到SoC内（图6a）。第二种，是将整个音频编解码器功用由一个专用音频IC来完成，并运用I2S数字接口衔接专用音频 IC和SoC（图6b）。
图6： 移动多媒体体系内的扬声器驱动器施行选项。
第三种，是将除扬声器驱动器外的一切音频功用都集成到SoC内，并运用一款低本钱、专用的扬声器驱动器（图6c）。第四种挑选，是将扬声器驱动器整合 进电源办理IC（PMIC）（图6d）。由于PMIC业已支撑高电压和大电流，它成为高功率电路合乎逻辑的一个地点。此外，表2列出了每个挑选的优缺点。
表2：在移动多媒体体系内完成扬声器驱动器的优缺点。
总归，依据扬声器驱动器的大功率和大电流要求，它是在1.8V电压下、以一种有面积功率的方法最难整合的输出驱动器。为了支撑扬声器驱动器，SoC规划师有必要决议是否将该功用集成到体系内的另一个模块（如电源办理%&&&&&%），或选用外部扬声器驱动器对其进行支撑。
将模仿功用转移到数字域
在智能手机或平板电脑中，在音频编解码器上或许存在三个数字宿主。一个是基带处理器，它处理语音信号并送至蜂窝射频用来发送和接纳。第二个是运用处理器，它处理智能手机存储器上的媒体文件。第三个是蓝牙射频，它无线衔接立体声耳机。
每个音频信号都作业在不同的时钟域。第一个，作业在通常是13MHz的射频时钟。第二个，或许作业在480MHz的USB时钟。第三个，或许作业在 16MHz，即蓝牙芯片的典型作业频率。这样一个体系内的音频编解码器不只桥接了数字域和模仿域，它一起还桥接了数字生态体系中的不一起钟域。
典型的音频编解码器将若干模仿信号源衔接在一起并输出到一个单一的数字宿主（digital host）。但是，在当今有众大都字宿主的体系中，每个数字宿主都有其自己的时钟域且往往相互并不同步。因而，将大多信号操控（音量、混合和交流）移到数 字域，使ADC和DAC尽或许地挨近模仿终端就很有优点（图7）。
图7：凭借多个数字音频宿主的依据数字化的音频处理。
凭借将更多的信号处理从模仿域转到数字域，音频编解码器能够添加遵从摩尔规律的数字电路的百分比并削减不那么随工艺的缩小而减小的电路份额。这将导致 一种新的以数字为中心的架构，其间，一切的信号处理在数字模块施行；而其外围是模仿电路，不只包括数据转化器，还包括异步采样率转化器（ASRC）以匹配 输入时钟域。
本文小结
跟着移动多媒体SoC缩小到28nm工艺技能，集成音频编解码器功用的应战将变得愈加扎手。体系架构师和SoC规划师有必要考虑到如下五个要点事项：
1. 先进节点所添加的硅本钱。与65nm工艺比较，先进工艺节点添加的晶圆本钱要求将音频编解码器的面积削减25%；
2. 音频编解码器随工艺缩小而减小的约束。对28nm技能来说，音频编解？？码器规划中对I/O器材的运用约束了在坚持相同功用的前提下，削减芯片面积的才能；
3. 电源电压约束了输出驱动器的功用。以1.8V电压驱动音频输出信号，会约束输出驱动的功用；
4. 为扬声器驱动器在体系内找到适宜的方位。扬声器驱动器是将音频编解码器整合进28nm技能所遭受的最具应战性的作业。为扬声器驱动器功用找到适宜的体系区分对优化全体功用至关重要；
5. 将模仿功用转移到数字域。可对音频编解码器架构进行改造，经过用数字域完成更多功用，以充沛共享数字域随28nm工艺技能的缩小而减小带来的优点。
总归，将音频编解码器整合进新一代的SoC的技能还值得咱们去研讨和应战！
