一种依据电荷泵的CMOS图画传感器
0 引 言
CMOS图画传感器(CIS)运用规范的CMOS工艺制作，与电荷耦合器材(CCD)比较，CMOS图画传感器具有低功耗、高集成度和功用灵敏的特色，在便携式及其它特别环境中有巨大的运用远景。近些年对CMOS图画传感器的研讨中，动态规模(DR)一向是一个热门。CMOS图画传感器中的动态规模被界说为最大非饱满信号与无光照条件下的噪声规范差的比值。动态规模是图画传感器中非常重要的目标，对图画的质量有很大的影响，进步动态规模能够进步图画的对比度和分辨率。现已有多种计划被提出来进步动态规模：Chen Xu等在像素单元中运用PMOS作为重置(Reset)开关，并运用互补的源极跟从器将信号调整至轨对轨，但这个结构占用了许多像素中的面积，减小了感光面积百分比(Fill Factor)，一起PMOS管的载流子的低移动率，延长了充电时刻，下降了传感器的帧率；S Yang等在中提出依据条件重置的多采样技能进步动态规模，可是这种办法在一次图画收集操作中需求多个充电周期和积分周期，相同下降了传感器的帧率；O Yadid-Pecht等在中提出了一种包含两列信号链的有源像素传感器，它能够一起读取两个图画，包含短积分时刻和长积分时刻，可是这种办法并不能有效地获取场景的明暗信息，一起很难扩展到一起收集多于两个图画。在此提出了依据电荷泵的CMOS图画传感器，运用一个简略的电荷泵举高重置脉冲信号的幅值，使像素单元中的充电节点电压到达电源电压；一起调整源极跟从器的参数，拓宽充电节点电压在积分周期摇摆规模的下界，这两种计划能够有效地进步充电节点电压的摆幅，然后进步了传感器的动态规模。重置脉冲信号幅值的进步也减小了充电的时刻常数，缩短了充电时刻，然后能够进步图画收集的帧率。
1 像素单元部分的考虑
像素阵列是CMOS图画传感器中最重要的组成部分，现在大多数像素单元运用有源像素单元结构，如图1所示。PD通常是N+／P-well构成的二极管，反向偏置PD，作为传感器中的感光元件。在充电周期，重置脉冲Vreset_p是高电平，M1导通，电源对PD充电；在积分周期，Vreset_p降为低电平，M1截止，由于入射光的照耀，PD发生反向光电流，对PD进行放电；节点N的电压VN随之下降，VN下降的斜率与入射光的光强成正比。当积分周期结束时，行选信号Vrow_s发生一个脉冲导通M3，VN经源极跟从器输出至后处理电路。
传感器中的动态规模能够表明为：
式中：q为单位电荷量；Cload为充电节点电容；Nwell为最大井容量(Well Capacity)，表明为VN×Cload；ndark为无光照状况下像素的暗电流；Vnoise为像素噪声规范差，包含固定形式噪声(FPN)和1／f噪声。从式(1)能够看出，在Cload不变的状况下，VN在充电周期的最大值决议了Nwell，而VN在积分周期的最小值决议Ndark的最小值，因而VN的电压摆幅直接影响了传感器的动态规模。
在传统的像素单元规划中，Vreset_p的幅值为电源电压Vdd，因而VN的摇摆规模为：
式(2)显现Vreset_p的幅值约束了VN的电压上界。假如进步Vreset_p的幅值，那么VN的电压上界也会随之上升，当Vreset_p≥Vdd+Vthn时，VN的值在充电后将到达最大值Vdd。由于需求将Vreset_p的幅值举高超越电源电压至少Vthn，因而，在这儿运用一个电荷泵电路举高Vreset_p的幅值，这样就能够在充电周期使VN的电压到达Vdd。当Vreset_p的幅值超越Vdd+Vthn时，M1进入线性区，此刻它的导通电阻为：
式中：Vg1为M1的栅极电压，即Vreset_p的幅值，它与Ron成反比，当Vg1进步很大时，Ron将大大减小。在充电电路中，充电时刻常数τ=RonCload，跟着Ron变小，时刻常数也随之减小，因而当Vg1很大时，充电周期将大大缩短，然后进步了传感器的帧率。从式(2)可看出VN的下界由M2的栅源电压Vgs2和电流源的饱满电压VIds(sat)决议，当偏置电流Ibias不变时，Vlds(sat)的改变很小，能够不予考虑。假如能够减小Vgs2，就能够下降VN的电压下限。依据M2的栅源电压等式：
可看出，增大M2的宽长比(W／L)：能够下降Vgs2。由于布局中运用工艺中的最小长度，MOS管的长度L不变，因而增大M2的宽度W能够下降Vgs2。从式(4)中也能够看到减小源极跟从器的偏置电流Ibiad相同能够下降Vgs2。依据像素单元中布局的实际状况适当地增大M2的宽度，一起依据二次采样电路中的负载状况适当地减小偏置电流，能够有效地下降Vgs2，然后下降VN的电压下界。
2 电荷泵部分的考虑
为了发生一个高于电源电压的高电平，选用一个根本的电荷泵电路举高电压，如图2(a)所示。
这个电路运用了两个非堆叠的、反相的时钟clk和clk～，幅值为电源电压Vdd两个NMOS器材M1和M2以交叉耦合的方法衔接，替换导通，导通时别离拉动相应节点N1或N2至输入电压Vin_c。时钟脉冲替换加在电容C1和C2上，在NMOS截止的一边，相应电容的电压泵至Vdd+Vin_c，一起这一边的PMOS导通，输出这个电压至Vout_c。在一些时钟周期今后，节点N1和N2有反相的、幅值为Vdd+Vin_c的时钟脉冲，两个PMOS替换导通，使输出Vout_c一向为Vdd+Vin-c本文中，Vin_c设为Vdd由于NMOS的阈值电压的影响，Vout_c=2Vdd-Vthn。输出波形如图2(b)所示。电荷泵的输出Vout_c在阅历开始的大约1μs的时刻今后到达安稳，安稳值约为5．8 V。图中的小插图是输出电压安稳今后的纹波电压．它的摆幅约为30 mV。由于这个电压在充电周期加在像素单元中的重置开关的栅极上，导通重置开关使充电节点电压到达电源电压，因而当充电节点电压现已到达电源电压今后，栅极电压上的纹波不再影响充电节点电压，所以电荷泵输出端的电容C3不用做得很大，以减小纹波电压的摆幅。
像素单元的重置脉冲信号Vreset_p由外围电路发生，它的幅值是电源电压Vdd，为使这个高电平升高为电荷泵的输出电压，需求一个电平转化电路，如图3(a)所示。Vreset_c是由外围电路发生的一般的重置脉冲信号，它经过两个反相器将幅值进步至Vout_c，两个反相器的电源电压由Vout_c替代。M5，D1和C1的运用是为了正确地操控M1。当Vreset_c是低电平时，M2截止，M5导通，电源电压对C1充电至VC由于D1的正向电压，VC=Vdd-Vdd，由于VC
3 仿 真
这儿提出的电路运用TSMC的0．35 μm Mixed Mode模型库仿真，仿真成果契合规划要求。
图4中显现的是对像素单元中的源极跟从器的仿真成果．由等式(4)可知，源极跟从器的栅源电压Vgs2与宽度W的方根成反比，如图4(a)所示，与偏置电流Ibins的方根成正比。一起调整源极跟从器的宽度和偏置电流能够下降充电节点电压的摇摆规模下界。在本电路中，宽度由1．5 μm调整至3 μm，偏置电流有10 μA调整至5 μA，Vgs2可减小大约80 mV，有效地拓宽了充电节点电压摇摆规模下界。
图5是对像素单元中充电节点电压VN的扫描成果，关于重置开关栅极电压Vg1的不同值，VN的瞬态呼应表现出不同的特性。从图5中能够显着看出，跟着Vg1的升高，VN的最终值也随之升高，一起VN到达最终值的时刻也随之逐步缩短。在传统的像素单元中，充电周期的Vg1是3．3 V，它可使VN的最终值到达2．546 V，VN到达2．5 V时需求大约4μs的时刻；而当Vg1为5．8 v时，VN的最终值能够到达3．3 V，而它到达最终值只需时6．7 ns，能够将充电周期设为10 ns。在这种状况下，充电周期比较于传统像素的充电周期大大缩短，然后能够进步传感器的帧率。
4 结 语
提出一种依据电荷泵电路的CMOS图画传感器，经过进步重置脉冲信号的幅值，以及调整源极跟从器的参数，能够有效地进步充电节点电压的摆幅。在充电周期进步重置开关的栅极电压也减小了充电时刻常数，缩短了充电周期，然后进步了图画收集的帧率。仿真成果也验证了这种计划的可行性。
