互联网的昌盛和无线通讯及存储职业的开展使得实时数据通讯量成指数级添加。数据通讯量的急剧添加使体系可用性显得愈加要害，因为体系即便停一秒钟也意味着将产生巨大的影响，并将削减运营商的收入。为了使体系的宕机时刻为零，能够将体系规划成可热插拔的方式。热插拔是指体系在正常运行时能够从背板上刺进或取出电路板，而不会对主体系的正常作业产生影响。热插拔也称为热切换（hot swap）或热刺进。
快速开展的半导体工艺技能使支撑热插拔的规划更趋杂乱，因为工艺尺度越来越小，IC的作业电压也越来越低，而且不同的I/O规范需求不同的电平。当时的PCB板上大多都有作业电压分别为5.0V、3.3V、2.5V、1.8V、1.5V和1.2V的器材，要使体系能正常作业有必要保证每个器材正确的加电次序，然而这一般具有必定难度。
因为FPGA能供给更多逻辑、更高杂乱程度以及本钱下降，在体系级可编程芯片（SoPC）运用中，可编程逻辑器材（PLD）在商场上得到了广泛的认同。FPGA现已融入到通讯、网络和存储运用的数据通道中。因为热插拔对保证体系的不间断作业很重要，因而这些体系在运用PLD时，也要求能够进行热插拔。
要支撑热插拔，PLD器材的规划有必要满意以下要求：
1. 器材在加电曾经能够被驱动，而且不能对器材自身形成危害。
2. 在加电曾经及加电的过程中不能排挤器材。
3. 外部输入到器材I/O管脚的信号不能经过器材的内部通道对器材的VCCIO和VCCINT电源产生鼓励。
PLD热插拔的基本原理是在加电（VCCINT或任何VCCIO电源）或关电过程中关断输出缓冲。当VCCINT或VCCIO低于阈值电压时，热插拔电路都会产生一个内部的HOTSCKT信号，HOTSCKT信号将关断输出缓冲，以便保证没有直流电流经过管脚（不包括经过弱上拉电阻的漏电流）（见图1）。
当VCC十分缓慢地升高时，在宣布加电复位（POR）信号和FPGA器材装备完成后，VCC电压乃至还相对较低。假如热插拔电路在管脚CONF_DONE、nSTATUS和nCEO上完成时，它也不会有呼应，因为在这样低的VCC电压下，输出缓冲不会从热插拔电路设定的状况翻转。要处理这个问题，需求去除这些管脚的热插拔特性，保证管脚CONF_DONE、nSTATUS及nCEO在装备的过程中能够作业。
图1所示是Altera PLD热插拔的完成原理框图：POR电路监测VCCINT的电压，并坚持I/O管脚的三态，直至器材进入用户方式；I/O管脚到VCCIO的弱上拉电阻避免I/O管脚的电压漂移；电压差错操控电路答应I/O脚在VCCIO和/或VCCINT加电前被驱动，一起还避免器材不在用户方式时I/O脚被排挤。热插拔电路还能够在器材加电曾经阻挠I/O脚外部信号加到内部VCCIO和VCCINT上来。
图2是FPGA器材I/O缓冲器晶体管级图示。Stratix、StraTIx GX及Cyclone FPGA系列I/O脚的CMOS输出驱动器供给内涵的静电开释（ESD）维护。关于ESD电压的冲击需求考虑两种景象：正电压冲击和负电压冲击。当I/O管脚上具有一个正电压时，因为ESD充电事情而产生ESD冲击。这将形成N沟道漏极的N+（漏极）/P衬底之间的结击穿，然后N+（漏极）/P-衬底/N+ （源极）内涵双极晶体管导通，这样将ESD电流从I/O脚到GND开释。当I/O脚的电压小于-0.7V（0.7V为二极管的压降）遭到负的ESD冲击时，内部的P-衬底/N+漏极二极管为正偏压。因而建立了从GND到I/O管脚开释ESD电流的通道。
最新的FPGA器材嵌入了高速串行收发器以满意通讯、网络和存储设备的要求，这些设备在它们的背板结构中选用了串行数据传输技能。嵌入收发器支撑热插拔的特色很要害，这样在热切换的过程中背板才不会对数据衔接产生影响。StraTIx GX系列FPGA上都具有高速片上串行接收器，它们规划成支撑热插拔的方式。
关于不需求热插拔的多电压体系，PLD的热插拔和上电次序维护功用仍然很重要。在这些体系中，因为选用稳压器来供给不同的电压，因而难于猜测加电次序，要求预订加电次序的器材将可能不能正常作业。
因为一般PLD的功用不会受体系加电次序的影响，因而PLD片上热插拔特征能够用来缓解多电压体系规划中加电的次序问题。这关于那些杂乱的多电压体系很重要，在这些体系中能够选用例如MAX 3000A和MAX 7000AE这些CPLD器材来操控其它器材的加电次序。
经过选用嵌入式的专门电路，先进的PLD能够为那些需求多重电压和热切换功用的运用供给简略的支撑和加电次序维护。关于需求热插拔的体系，热插拔PLD的可编程I/O管脚不会影响与PLD衔接的体系总线。此外，规划工程师在使用热插拔PLD时，不用考虑不同的加电次序是否会影响PLD的正常功用。
责任编辑：gt
