CPLD(杂乱可编程逻辑器材)，它是从PAL和GAL器材发展出来的器材，相对而言规划大，结构杂乱，归于大规划集成电路规模。
它的作业方式和原理与FPGA(现场可编程门阵列)相相似，都是运用硬件描绘言语VHDL/Verilog描绘逻辑电路功用，然后将代码进行归纳，布局，布线等操作，生成比特流文件来描绘这些逻辑电路信息，再加载入芯片。因而它也归于硬件开发领域。
可是CPLD与FPGA的内部组成结构是不同的，它由可编程逻辑宏单元阵列(MCA),可编程互联矩阵单元，可编程IO单元组成。
宏单元结构又由与阵列，或阵列，可编程触发器和多路挑选器等电路组成。
图中乘积项阵列是一个与阵列，该阵列的每一个交叉点都是一个可编程熔丝，假如导通便是与逻辑，乘积项挑选矩阵是一个或阵列，两者一同完结组合逻辑，后边再跟一个可编程触发器，组成整个最小可编程逻辑单元。
经过编程逻辑单元的比较，能够看出CPLD与FPGA的完成组合逻辑的机制存在实质的差异，前者运用可编程与阵列和或阵列完成，后者运用sram保存逻辑真值表来完成，而且前者一个逻辑单元中只包括一个可编程触发器，而后者一个逻辑单元包括“8”个触发器。
咱们知道触发器是完成时序逻辑电路的根本器材，CPLD有丰厚的组合逻辑资源(与/或阵列)，FPGA有丰厚的时序逻辑资源(触发器)，因而它们各有所适用的场景。
