1、 概述
跟着家用电子设备和智能仪器的广泛使用，人们对其人机接口的要求越来越高，人性化的人机接口能大大提高人们的操作水平，更好地发挥设备功用。接触屏因而而被很多使用于家用电子、检测仪器、通讯设备等设备的人机接口部分。
MXB7846是Maxim公司的一款集成了±15kV ESD维护的4线工业规范接触屏数据转化器，广泛使用于电阻式接触屏输入体系中。它集成了一个12位的同步采样模数转化器，能够选用内部集成的+2.5V参阅电源，也能够选用外接参阅电源。还集成了片上温度传感器、电源监测通道和辅佐AD转化器。电路的一切模仿输入通道都处于ESD维护之中，因而使用时不需求额定的静电维护设备。
2、 引脚摆放及引脚功用
MXB7846选用16脚QSOP和TSSOP封装。其引脚摆放如图1所示，各引脚功用如下所述。
VDD：电源输入，电压规模为+2.375V～+5.25V。选用内部参阅电源时，参阅电源巨细由此引脚决议。作业时选用1μF电容器旁路滤波。
GND：地。
X+、X-、Y+、Y-：横纵坐标输入，其间X+、Y+为ADC输入的第1、2通道。
BAT：电源监测输入端，为ADC的第3通道。
AUX：辅佐模仿输入端，为ADC的第4通道。
REF：参阅电压输入/输出通道，为AD转化供给参阅电压。当选用内部参阅电源时，该引脚供给2.5V的参阅电压输出；选用外部参阅电源时，参阅电压由此输入，可输入1V～VDD的电压。作业时选用0.1μF电容器旁路滤波。
PENIRQ：接触中止引脚，作业时经过10kΩ～100kΩ电阻器上拉。接触屏被接触时引起中止，ADC开端转化。
DIN：串行数据输入，DCLK的上升沿读入数据。
DOUT：串行数据输出，DCLK的下降沿输出数据，CS为高时，DOUT为高阻状况。
BUSY：忙输出标志，在数据转化时继续一个时钟周期的高状况，CS为高时，BUSY为高阻状况。
CS：片选信号，只有当CS为低时，串行数据才能够从DIN读入。
DCLK：时钟信号输入，输入时钟信号决议电路的转化速度，其占空比有必要为40%～60%。
3、 作业原理
MXB7846选用逐次迫临型技能来完结模仿信号到12位数字信号的转化。其内部结构如图2所示。当电路作业于单输入形式时，ADC将REF做为参阅输入；电路作业于差分输入形式时，ADC的REF+连接到X+或Y+，REF-连接到X-或Y-。详细的接连方法如表1所示。
MXB7846的操控字格局如表1所列，其间START为数据传输开始标志位，该位必为“1”。A2-A0进行通道挑选（见表2）。MODE用来挑选AD转化的精度，“1”表明8位“0”表明12位。SER/DFR挑选参阅电压的输入形式，“1”为单输入形式，“0”为差分输入形式。PD1、PD0挑选省电形式：“00”表明省电形式答应，在二次A/D转化之间掉电，且中止答应；“01”同“00”，仅仅不答应中止；“10”为保存；“11”表明制止省电形式。
4、 典型使用
MXB7846用于操控电阻式接触屏的典型电路原理如图3所示。
接触屏作业时，上下导体层相当于电阻网络，如图3所示。当某一层电极加上电压时，会在该网络上构成电压梯度。如有外力使得上下两层在某一点接触，则在电极未加电压的另一层能够测得接触点处的电压，然后知道触点处的坐标。比方，在顶层的电极（X+，Y-）上加电压，则会在顶层导体导上构成电压梯度，当有外力使得上下两层在某一点接触，就能够在底层测得接触点处的电压，再依据该电压与电极（X+）之间的间隔联系算出该处的X坐标。然后，将电压切换到底层电极（Y+，Y-）上，并在顶层丈量接触点处的电压，然后知道Y坐标。
为了完结一次电极电压切换和A/D转化，首先应经过串口向MXB7846发送操控字，转化完结后再经过串口读出电压转化值。规范的一次转化需求24个时钟周期。因为串口支撑双向一起传送，并且在一次读数与下一次发操控字之间能够堆叠，所以转化速率能够提高到每次16个时钟周期。假如条件答应，即CPU能够发生15个时钟周期（比方FPGAs和ASICs），转化速率还能够提高到每次15个时钟周期，其转化时序如图4所示。
本文选用Altera公司的EPM7128LC84-6型CPLD出产MXB7846所需的操控逻辑，以使其作业在较高的转化功率。用Verilog言语编制的操控程序如下：
module max（DATAIN，CLK，DOUT，BUSY，CS，DCLK，DIN，DATAOUT，FLAG）;
input ［7:0］DATAIN;
input BUSY，CLK，DOUT;
output［11:0］DATAOUT;
output CS，DCLK，DIN，FLAG;
reg ［11:0］DATAOUT;
reg ［11:0］yiwei;
reg ［5:0］count;
reg ［4:0］jishu;
reg shizhong，CS，DCLK，DIN，FLAG;
always @（negedge CLK）
begin
count=count+1;
if（count==6‘d2）
begin
shizhong=～shizhong;
count=0;
end
end
always@（negedge shizhong）
begin
if （DATAIN==8’hff）
CS=1;
Else
Begin
CS=0;
jishu=jishu+1;
DCLK=～DCLK;
if（jishu==30）
jishu=0;
case（jishu）
5‘b00000:begin DIN=DATAIN ［7］;yiwei ［7］=DOUT;end
5’b00010:begin DIN=DATAIN ［6］; yiwei ［8］=DOUT;end
5‘b00100:begin DIN=DATAIN ［5］; yiwei ［9］=DOUT;end
5’b01000:begin DIN=DATAIN ［3］;yiwei ［11］=DOUT;DATAOUT=yiwei;FLAG=1;end
5‘b01010:begin DIN=DATAIN［2］;FLAG=0;end
5’b01100:DIN=DATAIN［1］;
5‘b01110:DIN=DATAIN［0］;
5’b10000:if（BUSY==0）yiwei［0］=DOUT;
5‘b10010:yiwei［1］=DOUT;
5’b10100:yiwei［2］=DOUT;
5‘b10110:yiwei［3］=DOUT;
5’b11000:yiwei［4］=DOUT;
5‘b11010:yiwei［5］=DOUT;
5’b11100:yiwei［6］=DOUT;
endcase
end
end
endmodule
本程序为CPLD模块中MXB7846的操控模块，其主要作用是经过CPLD时钟进行分频（分频数可设定）出产MXB7846的时钟，以及经过DATAIN给定MXB7846的操控字。其CS、DOUT、DCLK、DIN、BUSY别离与MXB7846的对应管脚相连以对其进行操控。当MXB7846完结一次转化后，CPLD读取其间的串行数据并转化为并行数据，待FLAG为高今后就能够从DATAOUT读取数据了。
5、 结束语
MXB7846易于与现在各种常用的CPU接口，其低功耗特性使得十分适用于电源供电的体系，在个人掌上电脑、手机、医用仪器、丈量外表等各种便携式设备中具有宽广的使用远景。
责任编辑：gt
