0 导言
二次雷达(Secondary Surveillance Radar,SSR)方针辨认体系能够通过发射特定的射频脉冲序列对装有应对机的方针进行“一问一答”式的问询，由应对机的应对脉冲码取得方针的高度、编号等信息。航管二次雷达常用的根本作业方法为传统的A/C方法和新近的S方法。
A方法供给飞机的代码，C方法供给飞机的高度码。可是，传统的A/C 方法存在一些技能缺点，如多方针代码交错、堆叠、多径反射，同步窜扰，异步搅扰等。这在大型航空港等飞机十分密布的当地，时刻不同步和混杂信号现已越来越严峻，一起单脉冲二次雷达无法供给数据链路的服务。
针对上述情况呈现了一种新式的二次雷达–S方法二次雷达。S方法是一种先进的雷达问询体系，它建立在独立编址和选择性问询的基础上，能够处理在方法A/C中具有的信号搅扰、有限的信息编码、幻影(garble)和异步应对(fruit)等问题，一起在数据链路方面也具有巨大的潜力。
本文选用通行的FPGA+DSP 结构，结构简略明晰，功用强大，本钱相对较低，完结了3/A、C、二级S方法码发射;接纳并处理三路射频信号，检测并正确提取AC码、S码及相应参数，;输出航管的A方法，C方法和S方法编码信号，并有较强的抗搅扰才能。
1 二次雷达处理机根本功用要求
二次雷达方针为：作业方法3/A、二级S方法功用，处理才能≥10 000 点/帧，一起≥900 批/帧。抗异步串扰密度10 000 fruits/s;检测概率≥99%,虚警率1个/帧，解码有用率≥99%;具有接纳旁瓣按捺和问询旁瓣按捺才能，可自适应反串扰和他站应对搅扰;具有按捺反射假方针的才能。
依据上面根本要求，二次雷达能够按使命分解为：
解码、发射时序、点迹处理、通讯四种功用。相对而言，FPGA易于处理大数据量的流水数据，不适于杂乱算法的事务处理，开发调试困难。DSP功用强大、运算速度快、寻址灵敏、通讯才能强，易于开发;但有些功用仅DSP 无法完结，有必要有FPGA 合作。这就要在FPGA 和DSP 之间合理分配使命。因而这儿除了点迹由DSP 处理外，其他都由FPGA来完结。体系结构如图1所示。
FPGA完结三通道采样、下变频、AC码、S码检测提取，两片DSP 别离完结AC 码、S 码点迹处理。FPGA 一起完结与航迹办理机双向通讯，及操控发射机的发射时序。
体系接口一般有FIFO和双口RAM,前者适于次序事务处理，但速度慢，而且需求加同步头，不适于DMA处理。这儿悉数选用FPGA内部的双口RAM,而且置为乒乓结构，这样可使用DMA 高速处理许多数据。一起为了加速处理速度，DSP外总线悉数选用同步方法。
依据功用要求，为了一起安装4路AC码，专门规划了接口一起捕获4路信号，并次序处理捕获的信号。
2 体系软件流程及功用
从体系的功用及硬件结构能够看出，FPGA的使命适当杂乱，要完结解码、发射及相应的通讯功用。解码框图如图2所示，根本进程是下变频，起伏、相位校对，门限处理，再别离AC通道和S通道处理。
FPGA除了完结解码、还要完结编码和时序操控功用，编码框图如3所示。因为航迹办理机有空中飞机的前史航迹，因而发射方法是由航迹办理机来装备的。航迹办理机依据前史航迹来确认某一方位的问询是全呼叫仍是点名，并确认答复概率等参数。然后并将这些参数传入发射方法表。编解码依据方位读取相应参数，并发生相应编码脉冲。
2.1 编码首要体系软件流程及功用
2.1.1 下变频模块
二次雷达要求和、差、操控三通道同步，因而体系中频放到了信号处理机，这样便于同步。体系中频是60 MHz,采样80 MHz,采样后，有必要滤波并抽取。下变频一般用DDS模块，但DDS占用资源较大，这儿I,Q通道各自只用了4个预置值。一般预置值I通道选用[1,0,-1,0],Q通道选用[0,1,0,-1].但这样遇到采样值是[1,0,-1,0]或[0,1,0,-1]时，一个通道输出是0.因而这儿选用[ 2 2, – 2 2, – 2 2, 2 2],[ 2 2,2 2, – 2 2, – 2 2],这样确保每一个通道都有输出值。但这样做会扩展了数据位数，直接截位会影响小信号检测。为了不影响小信号处理，有必要在抽取滤波时加大数据位数，最终再截位处理。
2.1.2 求模与相角
求模与相角选用cordic核，这样将I,Q数据转化为模与相角。表1 是cordic 核数据规模表，输入的I,Q的规模是[-1,1].在cordic 核中模与相角别离选用1QN、2QN 表明方法，例如在起伏是用1QN 表明的。假定cordic 核的数据长度是10 位，即起伏用1Q8 表明中，因而1和-1表明为：
一起来自AD的I,Q数据也是用补码表明的。假定AD 数据长度也是10 位，那么正数最大是29-1,即0111111111.这样就超过了cordic核的表明规模，因而cordic核的位数有必要正确设置才能不丢失动态规模。而且相位的规模是[-π，π],补偿后相位有必要归算到[-π，π].
2.1.3 起伏与相角补偿
一般通道校对能够在射频补偿，也可在I,Q通道补偿，但都是复数乘法补偿，必定有舍入丢失。这儿插入了log模块，将乘法简化为加法，因而直接在求模与相角后补偿相角，并在求log后补偿起伏。这样将乘性差错转化为加性差错，补偿精度比直接在I,Q通道补偿高许多，如图4所示。
2.1.4 AC通道处理
AC通道在边缘检测、脉冲预处理、结构检测后提取AC码参数，而且进行去除幻影处理。幻影结构是因为不同结构脉冲交叠在一起，发生多个虚伪的结构，然后发生多个虚伪的应对，有必要去除。
单脉冲二次雷达方针信号处理去除幻影的根本思路是使用单脉冲二次雷达和、差通道的信号起伏信息来去除幻影结构。归于同一结构脉冲的AMP 值应具有共同性，不具有AMP 共同性的两个脉冲很或许归于不同的结构。而且通过以下进程去除幻影：
(1)或许的幻影结构断定
依据彻底堆叠的界说，对一切收到结构中的F1和F2脉冲进行彻底堆叠断定。通过判别该F1,F2脉冲是否在另一个结构的F1后n ×29±3( n = 0,1,…，14)的方位上(体系时钟选20 MHz)。即核算两个脉冲的间隔值差，假如等于n ×29±3(n = 0,1,…，14)，即为或许的幻影结构。
(2)构成交叠联系的结构
依据构成交叠联系的结构的界说，关于上步找到的n 个或许的幻影结构，找出与每个结构Ai(1≤ i n )构成交叠联系的一切结构，即核算两个结构的间隔值差，假如等于n ×29±3( n =0,1,…，14)，便是构成交叠联系的结构，假定有m 个构成交叠的结构。
(3)去除幻影
依据断定幻影结构充沛必要条件中的Σ，Δ值均具有共同性的准则，别离核算出每一个或许幻影结构Ai(1≤ i ≤ n )的参阅信号的Σ 值，跟每个与之构成交叠联系的结构Bi((1≤ i ≤ m )的参阅信号的Σ 值之差，一起也核算出两者的Δ 值之差。只需其中有一组的Σ 值之差具有共同性，且Δ 值之差也具有共同性，就将该结构作为幻影删去。
这儿去幻影是流水处理，为了处理便利将此算法放在FPGA内处理。
2.1.5 S通道处理
S通道通过边缘检测，报头检测，核算参阅值，DF认证，重触发，参数提取模块完结S方法应对信号的检测与提取[6-7].
S 方法信号报头为8 μs,而且数据可长达112 μs,提取电路相对杂乱。这儿选用移位寄存器来提取码值。即检测到有用报头后，等数据脉冲部分到来后，再发动数据提取，将数据逐次打入。
2.2 编码首要流程及功用
信号处理机还须进行编码发射时序处理，发射时序如图5 所示。依据图3 流程，航迹核算机来装备每一SCAN 的发射方法及参数表。信号处理机来次序读取每个脉冲的方法及相应参数，并据此来操控发射波形。
这儿方法仅分为三种，别离是00、01、02.如图5所示，00 方法是AC 方法，即AC 替换方法，用于发射AC码。01 方法是S 和AC 联合全呼叫方法，这样装有S 方法和只装AC 方法的飞机都能应对。02 方法是点名呼叫方法，这样地址共同的S方法飞机才呼应并应对。
2.3 点迹处理
信号处理机一起完结点迹处理，行将飞机的多个应对处理为一个点迹陈述，并传送到航迹核算机，这部分使命由DSP完结。
点迹处理处理分点迹相关和点迹凝集的两个进程。其中点迹相关的根本流程如图6所示。
相关上的点迹构成一个链，码值的凝集则依据链上一切应对的置信度来凝集码值，生成间隔、方位、点迹质量、紧迫/辨认标示等，然后生成点迹陈述送至航迹核算机。
3 定论
本体系选用FPGA+DSP的方法规划、完结了单脉冲二次监督雷达实时信号处理机，结构明晰简略，功用强大，本钱相对较低。经测验SSR信号处理机，能够到达≤15 m级的间隔分辨率。而且依据二次雷达设备标准[8],每个SCAN 能够到达约600个方针，或每个扇区可处理64批方针，检测概率大于99%,测角精度优于0.05°。一起体系有BIT 功用，能够离线或在线检测，可靠性很高。别的，体系简略扩展既能够完结1、2、B、D、IFF等功用。综上所述，本二次雷达信号处理机具有较高的性价比，市场前景宽广。
