OC(open collector)是集电极开路，有必要外界上拉电阻和电源才能将开关电平作为凹凸电平用。不然它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。
集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路(左面的三极管起反相效果，使输入为0时，输出也为0)。关于图1，当左端的输入为“0”时，前面的三极管截止，所以5V电源经过1K电阻加到右边的三极管上，右边的三极管导通(即相当于一个开封闭合);当左端的输入为“1”时，前面的三极管导通，然后边的三极管截止(相当于开关断开)。
咱们将图1简化成图2的姿态。图2中的开关受软件操控，“1”时断开，“0”时闭合。很明显能够看出，当开封闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状况不知道，假如后边一个电阻负载(即便很轻的负载)到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图三。图三中那个1K的电阻便是上拉电阻。假如开封闭合，则有电流从1K电阻及开关上流过，但由于开封闭和时电阻为0(便利咱们的评论，实践情况中开关电阻不为0，别的关于三极管还存在饱满压降)，所以在开关上的电压为0，即输出电平为0。假如开关断开，则由于开关电阻为无穷大(同上，不考虑实践中的漏电流)，所以流过的电流为0，因而在1K电阻上的压降也为0，所以输出端的电压便是5V了，这样就能输出高电平了。可是这个输出的内阻是比较大的(即1KΩ)，假如接一个电阻为R的负载，经过火压核算，就能够算得最终的输出电压为5*R/(R+1000)伏，即5/(1+1000/R)伏。所以，假如要到达必定的电压的话，R就不能太小。假如R真的太小，而导致输出电压不行的话，那咱们只要经过减小那个1K的上拉电阻来添加驱动才能。可是，上拉电阻又不能获得太小，由于当开封闭合时，将发生电流，由于开关能流过的电流是有限的，因而约束了上拉电阻的取值，别的还需要考虑到，当输出低电平时，负载或许还会给供给一部分电流从开关流过，因而要归纳这些电流考虑来挑选适宜的上拉电阻。
OD(open drain)是漏极开路。
关于漏极开路(OD)输出，跟集电极开路输出是十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，OC就变成了OD，原理剖析是相同的。
开漏方法的电路有以下几个特色：
a. 使用外部电路的驱动才能，削减IC内部的驱动。 或驱动比芯片电源电压高的负载.
b.能够将多个开漏输出的Pin，衔接到一条线上。经过一只上拉电阻，在不添加任何器材的情况下，构成“与逻辑”联系。这也是I2C，SMBus等总线判别总线占用状况的原理。假如作为图腾输出有必要接上拉电阻。接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快;上升延是无源的外接电阻，速度慢。假如要求速度高电阻挑选要小，功耗会大。所以负载电阻的挑选要统筹功耗和速度。
c. 能够使用改动上拉电源的电压，改动传输电平。例如加上上拉电阻就能够供给TTL/CMOS电平输出等。
d. 开漏Pin不衔接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来衔接不同电平的器材，匹配电平用的。
正常的CMOS输出级是上、下两个管子，把上面的管子去掉便是OPEN-DRAIN了。这种输出的首要意图有两个：电平转化和线与。
由于漏级开路，所今后级电路有必要接一上拉电阻，上拉电阻的电源电压就能够决议输出电平。这样你就能够进行恣意电平的转化了。
线与功用首要用于有多个电路对同一信号进行拉低操作的场合，假如本电路不想拉低，就输出高电平，由于OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的上拉电阻完成的。(而正常的CMOS输出级，假如呈现一个输出为高别的一个为低时，等于电源短路。)
OPEN-DRAIN供给了灵敏的输出方法，可是也有其缺点，便是带来上升沿的延时。由于上升沿是经过外接上拉无源电阻对负载充电，所以当电阻挑选小时延时就小，但功耗大;反之延时大功耗小。所以假如对延时有要求，则主张用下降沿输出。
