在低频率的时分，导通孔的影响不大。但在高速系列衔接中，导通孔会毁了整个体系。
在某些状况下，在3.125Gbps的时分，他们能够选用一个姿态不错的，宽的孔眼。在5 Gbps的时分将它变成一个支柱。了解引起导通孔约束的底子原因是优化其规划的以及验证他们的榜首步。
这篇文章将描绘一个简略的导通孔建模与仿真进程，从中你知道能够得到优化规划一些要害点。
你不或许可巧规划一个能够作业在2Gbps或更高速率的互连。为了实现目标的数据传输速率，互连有必要优化。在许多状况下，导通孔或许成为高速串联的完结，除非导通孔经过优化，使其影响变小。
差分过孔问题的本源首要来自三方面，90％是通孔根viastub，9％来自通孔，别的1％来自return vias.所谓的导通孔工艺便是处理这三个要害点。
榜首步是尽量削减通孔根的长度。作为一个经历规律，通孔根的长度，以密耳为单位，应小于300 mils/BR，Br是Gbps的速率。
第二个进程是将孔途径中的穿透部分使其挨近线的阻抗，一般为100欧姆。不同导通孔的阻抗差一般都低于100欧姆，因而，在或许的状况下，尽量削减其直径，添加距离，清孔，添加层上的通孔，并铲除一切无用的焊盘。别的，周围线路阻抗能够削减。一般，即使是65欧姆的阻抗差都将导致小于-1 dB的插入损耗，更别说是在15GHz，100欧姆差的体系中了。
终究，在信号空邻近放置相邻的return vias将有助于操控一般信号在体系中传输而发生的信号噪音。关于不同体系，引进return via关于信号质量来说并不一定是至关重要的，尽管这总是一个好习惯。
一旦这些要害点都被优化，考虑到真是状况的约束，咱们总是有相同的问题，他会正常运作么？在处理导通孔的工程上我做得现已够好了么？
答复这个问题的其间一个办法是树立一个测验设备并进行丈量。这是“测验功能”的做法。价值十分昂扬，费时间费资源，但最完成果会是您大大提高产品可靠性的决心。另一种办法是在确认硬件和提交制作之前对终究规划进行仿真。
仅有能精确仿真差分过孔的是运用三维全波电磁场处理器，比如安捷伦科技和CST所供给的那种。这些东西现已被证明十分精确，很简略来解说那些不同的和一起的影响，包含来自回来途径的影响，但一般都比较复杂。该东西的S数体现模块能够用在许多体系仿真器里边，来猜测榜首级和第二级影响。这是一个完善的进程。
不过关于某些导通孔结构，差分阻抗特功能够用一个十分简略模块获得近似值。用这种办法，剖析预制能够缩短到几分钟而不是几小时乃至几天。它亦能够深入剖析导通孔会面对多少或许的问题，以及关于规划相对重要的特性。所以在高速串联中导通孔效应评价的时分，咱们总是先运用简略的模型。相关于投入的精力，报答是巨大的。
首要，差分过孔能够被模仿成一个一致的差分对，具有差分阻抗和介电常数。它被分红两个或三个平等的部分，这取决于信号层是怎么进入和离劝导通孔的。这些部分中仅有的差异便是其长度。他们都有相同的差分阻抗或奇模阻抗，以及介电常数。
这两个导通孔的差分阻抗能够根据twin rods典型阻抗剖析模型进行大略预算。如图1所示
差分阻抗能够经过twin rod模型进行预算：
Z0 =差分阻抗（欧姆）
D =导通孔直径（mils）
s =中心到中心距离（mils）
Dk =有用介电常数大约4–6.5
例如，假如算上glass weave和树脂介电常数为5，空隙是60密耳，导通孔的直径是30密耳，那么其差分阻抗是：
导通孔一般会低于100欧姆。怎么样的值是咱们能够承受的呢？最常见的关于信号完整性问题的答案是，“It depends.”假如-1dB的插入损耗是能够承受的话，那么导通孔的阻抗能够低至65欧姆，但在到了100欧姆环境下依然能满意这种功能标准。
一般来说，只要对整个环节运用这种电气模型进行仿真，才会给你一个自傲的答案。这个简略的差分对模型是在你制作之前，使你对规划建立决心的必要元素。
