您的位置 首页 电子

根据DSP的嵌入式导航计算机体系中CPLD器材软件更新的完成

针对嵌入式导航计算机系统中CPLD器件软件更新需求,提出了通过串行方式基于DSP的CPLD软件更新方案,通过DSP的I/O口模拟CPLD的JTAG时序逻辑,将由串口接收到的CPLD配置信息文件,移入到

0 导言

在现代导航核算机体系朝着微型化开展的过程中,选用高功用数字信号处理器和可编程逻辑器材计划完结的导航核算机体系有着很高的功用优势。在本课题组研发的依据浮点型DSP和杂乱可编程逻辑器材(CPLD)结构的嵌入式微型导航核算机体系中,DSP担任导航解算使命,CPLD用来辅佐DSP对外围通讯接口芯片进行操控,以削减DSP的操控使命,使其更专心于导航使命的解算。选用CPLD能够进步导航核算机操控和装备的灵敏性,便于体系的晋级和更新,使接口装备更灵敏,适合于不同的传感器和便于使用于选用多传感器信息交融的组合导航体系中,充分发挥DSP的核算才能,进步导航功用。此嵌入式导航核算机体系中CPLD选用的是Xilinx公司的XC95144,该器材支撑在体系编程(In System Programming)和扩展的IEEEStd 1149.1 JTAG鸿沟扫描测验规范。JTAG规范作为一个测验规范,已被大都可编程逻辑器材选用。关于该芯片的一般编程办法是,经过Xilinx公司供给的下载线缆将PC机并口转接至其JTAG端口,运用PC机下载软件完结对其软件更新。因为JTAG口的信号特色,下载线缆不能太长,否则会导致信号失真;此外,在体系投入运用后,假如需求对软件进行更新晋级,选用这种线缆办法有必要将体系的外壳翻开,不便于体系的保护更新。本文经过对JTAG接口特性的研讨,提出了一种选用UART串行通讯进行软件更新的计划,对依据DSP接口操控的CPLD器材完结了软件更新,使选用JTAG口进行编程的PLD器材能够完结远端更新和晋级。

1 JTAG接口原理

JTAG是IEEE的联合测验举动小组(Joint TestAction Group)提出的测验规范,此规范开端是用来处理因芯片集成度和板级器材密度越来越高带来的测验问题。现在这一规范已被大大都器材厂商选用并规划到芯片电路中,用以支撑其器材在体系调试或编程功用。关于本文所用的CPLD器材,其JTAG接口的结构如图1所示。

JTAG规范界说了4个根本单元:测验拜访端口TAP(Test Access Port)、数据寄存器、指令寄存器和TAP操控器。TAP端口包含了4个JTAG信号:测验时钟输入引脚TCK,测验数据输入引脚TDI,测验数据输出引脚TDO和测验形式挑选引脚TMS。数据寄存器首要包含2种:BYPASS寄存器和BSR(Botlndary Scan Register)寄存器,其间BSR由BSC(Botmdary Scan Cell)串联而成,正是经过BSC扫描链电路,来自于TDI上的CPLD装备信息便可移入到芯片内部,然后完结对器材的擦除与编程功用。TAP操控器其实是一个包含16个状况的状况机,它操控着测验拜访口、指令寄存器和数据寄存器。TAP操控器状况转化图如图2所示。

TAP操控器的状况由TMS和TCK两信号操控。当需求将TDI上的数据移到指令寄存器中时,可使TAP操控器进入Shift-IR状况;当需求将TDI上的数据移到数据寄存器中时,可使其进入Shift-DR状况。经过TAP操控器的状况转化,可将CPLD的装备信息移入到其内部逻辑中。

在依据PC的编程办法中,CPLD的装备信息文件存储在PC里,在PC中运转的下载软件不断读取器材的装备信息,并经过其并行接口模仿JTAG测验端口的时序和逻辑,然后完结其软件更新和下载。本文将选用导航核算机体系中的DSP来完结这种编程办法:CPLD的装备文件经过DSP的UART串行口发送给导航核算机体系,然后由DSP解析并履行装备文件中的指令,经过DSP的I/O口模仿JTAG端口信号行为,来完结对CPLD器材软件更新的功用。依据这种计划能够完结选用一般的串行口方便地对CPLD进行远端编程和更新。

2 CPLD的JTAG接口编程的硬件规划

为完结本文提出的导航核算机体系中依据DSP的CPLD器材软件更新串行计划,首要需求在硬件方面处理如下3个问题:

(1)导航核算机体系所用DSP至少要有4个空余的I/O口,别离用于模仿CPLD的4个JTAG信号时序信号。
(2)导航核算机体系有必要包含支撑一个UART通讯接口,用于接纳CPLD的装备文件。此UART接口不能由CPLD参加操控,以防止CPLD某次编程失利后,该UART通讯口不再可用的问题。
(3)导航核算机体系应确保满意的CPLD装备信息文件需求的存储空间。
本文所用DSP为TI公司的TMS320C6713B芯片,该款DSP支撑16个通用输入输出口(GPIO)。在本导航核算机体系中,有12个GPIO口已被占用,剩余的4个GPIO口可用来衔接CPLD的4个JTAG信号引脚。

TMS320C6713B自身并不支撑包含UART通讯接口,其片上外设中包含2个多通道缓冲串行接口(McBSP),McBSP接口支撑全双工串行通讯,仅仅收发数据需求独立的收发帧同步信号。依据TI公司供给的使用技术陈述,经过对软件或硬件进行改造规划,McBSP接口能够支撑UART通讯规范。软件修正办法是经过将McBSP接口装备成通用I/O接口来模仿UART时序;硬件修正办法是将McBSP接口装备在串行口形式,McBSP接口中接纳帧同步信号FSR来自于UART的发送数据线Tx,在检测到Tx的下跳沿时,McBSP内部开端采样接纳数据,之后Tx的下跳沿将被疏忽直至下一个字节的开始位再次触发内部帧接纳新的数据;发送帧同步信号FSR由McBSP电路在发送UART数据开始位时发生。本文选用硬件修正和过采样软件办法,将一个多通道缓冲串行接口McBSP0规划成了支撑UART通讯规范的接口。

本导航核算机体系运用的CPLD装备信息文件是串行矢量格局(SVF),能够在Xilinx软件开发渠道ISE上生成。SVF是一种用来描绘IEEE 1149.1(JTAG)总线操作的规范,包含了编程需求的指令和数据,描绘了TAP测验拜访端口状况图中各状况之间的扫描操作过程和行为。因为SVF文件是ASCII格局,所以占用的存储空间比较大,能够将其转化为一种更简练和紧凑的二进制格局:XSVF文件。关于本体系所用CPLD器材而言,仅对其进行编程操作时,XSVF文件巨细为129 720 B,加上擦除和校验操作后,XSVF文件巨细为259 533 B。依据上述剖析,本文规划的嵌入式导航核算机体系中经过UART接口对CPLD器材进行在体系软件更新的硬件电路结构如图3所示。

图3中,UART通讯口由DSP片上多通道缓冲串行口McBSP0完结。为了存储经过UART口接纳到的包含CPLD装备信息的XSVF文件,本体系外扩了一片512 kB的SRAM。FLASH芯片用来存储导航核算机体系晋级固件和使用程序。CPLD的JTAG口直接与DSP闲暇的4个GPIO口相连,为了进步CPLD器材编程的灵敏性,在本体系中保留了衔接PC机并口的CPLD程序下载接口。

3 CPLD的JTAG接口编程的软件规划

在硬件规划的基础上,为完结经过DSP的GPIO口模仿JTAG信号时序逻辑来对CPLD进行软件更新,需严厉依照JTAG规范中的端口信号时序要求。关于本文所用的CPLD器材,其JTAG端口信号时序联系如图4所示。

由图4可见,关于JTAG口时序逻辑需考虑如下3项内容:

(1)JTAG接口要求一个最小时钟周期TCKMIN。
(2)JTAG接口在TCK的上升沿采样TMS和TDI信号。因此在TCK上升沿之前,TMS和TDI要具有最小别离为TMSS和TDIS的树立时刻,一起在TCK下降沿之后要坚持最小别离为TMSH和TDIH长的时刻。
(3)在TCK的下降沿,JTAT接口输出新的TDO值,并坚持至少TDOV长的时刻。
本文所用CPLD的JTAG端口时序参数要求如表1所示。

在本文规划的导航核算机体系中,DSP的作业主频为200 MHz,使用TI公司供给的库函数,由该DSP的GPIO口模仿的时钟频率最大不超越3 MHz,能够满意表中TCKMIN参数对应的最大10 MHz的要求。关于树立和坚持时刻等参数要求,可经过软件延时或定时器完结。因为在本体系的使用中,DSP在上电期间专心于CPLD的软件更新,所以本文将选用软件延时来完结这些参数要求,规划的JTAG口信号电平驱动函数模块代码如下:

使用上述代码,模仿完结的JTAG时钟信号频率为367.6 kHz。

DSP在装备CPLD器材时,不断从存储在SRAM里的XSVF文件中读出指令和参数,并依据不同的指令履行对应的操作。依据功用特色,XSVF文件中的指令首要包含:状况搬运、指令移入、数据移入或移出和闲暇等候这4类指令。状况搬运指令用于操控TAP状况机进入与下条XSVF指令操作对应的状况中,在XSVF文件中,图2中的每个状况对应一个字节的编码;指令移入用于将TDI上的指令代码移入对应的指令寄存器;数据移入或移出指令可将TDI上的数据移入CPLD器材内部逻辑中,一起能够捕获从TDO上移出的数据;闲暇等候指令可供给移进CPLD擦出指令或数据后等候内部逻辑成功呼应需求的时刻。

在上述规划的基础上,规划经过串行办法的CPLD更新流程如图5所示。

图5中体系首要经过DSP的串行口接纳CPLD的编程装备文件,接纳完装备文件后,可在35 s之内完结CPLD的软件更新。在实践使用中,使用本文的更新计划,可依据需求很快完结不同的体系装备计划,如可挑选INS和GPS组合。或与地磁组合等,无需从头更改硬件,便可合作多种传感器,克服了经过常用PC机与下载线缆进行软件更新的坏处,防止了重复翻开、拼装体系等一系列的繁琐作业,进步了现场调试的功率,然后进步了导航核算机体系的习惯性。

4 结语

经过硬件和软件规划,本文完结了依据DSP的CPLD器材软件更新的串行办法。现在已在本课题组研发的依据DSP和CPLD的嵌入式导航核算机体系中进行了成功使用。该串行口更新办法相对常用的依据PC并口的编程办法,处理了并口转JTAG口的下载线缆过长而不能牢靠对CPLD更新的问题,一起能够完结CPLD器材在体系的远端更新,防止了繁琐的现场撤除板卡进行软件更新和晋级的坏处,进步了体系的可保护性。别的,经过外加网络接口,使用本文规划的软件更新计划,还可完结CPLD器材的长途更新。本文的规划关于嵌入式导航核算机体系的更新和晋级具有较好的适用性,进步了体系使用的灵敏性,能够使用到具有不同装备的多种导航体系中,也能够在一种导航核算机体系中经过对CPLD的不同装备来习惯不同的传感器和接口。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/qiche/dianzi/195148.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部