现在的交换式稳压器和电源规划更精巧、功能也更强壮，但其面对的应战之一，在于不断加快的开关频率使得PCB规划愈加困难。PCB布局正成为区别一个开关电源规划好坏的分水岭。本文迁就如安在第一次就完成杰出PCB布局提出主张。
以一个将24V降为3.3V的3A交换式稳压器为例。乍看之下，一个10W稳压器不会太困难，所以规划师通常会不由得直接进入建构阶段。
不过，在选用像美国国家半导体的Webench等规划软件后，咱们可调查该设想实践上会遭受哪些问题。输入上述要求后，Webench会选出该公司‘SimplerSwitcher’系列的LM25576(一款包括3AFET的42V输入组件)。它选用的是带散热垫的TSSOP-20封装。
Webench选项包括对体积或功率的规划最佳化，这些均为单一选项。即高功率要求低开关频率(下降FET内的开关损耗)。因而需求大容量的电感和电容，因而需更大PCB空间。
留意：最高功率是84%，且此最高功率是当输入-输出间的压差很低时完成的。此例中，输入/输出比率大于7。一般状况，用两个级下降级-级比率，但透过两个稳压器得到的功率不会更好。
接着，咱们挑选最小PCB面积的最高开关频率。高开关频率最或许在布局方面发生问题。随后Webench发生包括一切自动和被迫组件的电路图。
电路规划
参阅图1的电流通路：把FET在导通状态下流经的通路标记为赤色；把FET在关断状态下的回路标记为绿色。咱们调查到两种不同状况：两种色彩区域和仅一种色彩的区域。咱们有必要特别重视后一种状况，由于此刻电流在零以及满量程电压间替换改变。这些均为高di/dt区域。
图1
高di/dt的交流电在PCB导线周围发生很多磁场，该磁场是该电路内其它组件乃至同一或邻近PCB上其它电路的首要搅扰源。由于假定公共电流途径不是交流电，因而它不是要害途径，di/dt的影响也小得多。另一方面，跟着时刻改变，这些区域的负载更大。本例中，从二极管阴极到输出以及从输出地到二极管阳极是公共通路。当输出电容充放电时，该电容具有极高的di/dt。衔接输出电容的一切线路有必要满意两个条件：由于电流大，它们要宽；为最小化di/dt影响，它们有必要尽量短。
图2
事实上，规划师不该选用把导线从Vout和接地引至电容的所谓传统布局办法。这些导线应是流经大交流电的。将输出和接地直连续至电容端子是更好的办法。因而，替换改变的电流仅展现在电容上。衔接电容的其它导线现在流经的几乎是稳定电流，且与di/dt相关的任何问题都已被处理。
图3
接地规划是另一个常常发生误解之处。仅仅简略地在‘level2’放置一个地平面并将悉数接地衔连续至其上并不会取得好的成果。
图4
让咱们看看为什么。咱们的规划典范显现，有高达3A的电流有必要从接地流回到源端(一个24V轿车电池或一个24V电源)。在二极管、COUT、CIN和负载的接地衔接处会有大电流。而交换式稳压器的接地衔接流经的电流小。相同状况也适用于电阻分压器的接地参阅。若上述悉数接地接脚都连至一个地平面，咱们会遇到接地弹跳(groundbouncing)。尽管很小，但电路中的感应点(如藉以取得反应电压的电阻分压器)将不会有安稳的参阅接地。这样，整个稳压精密度将遭到极大影响。实践上，咱们乃至会从隐藏在level2的地平面中得到‘震铃(ringing)’，而该震铃十分难以定位。
别的，大电流衔接有必要用到衔接地平面的过孔，而过孔是另一个搅扰和噪声源。把CIN接地衔接作为电路输入和输出侧一切大电流接地导线的星节点是更好的计划。星节点衔接地平面及两个小电流接地衔接(IC和分压器)。
图5
现在地平面很洁净：没有大电流、没有地弹跳。一切大电流地是以星型与CIN地衔接起来的。一切规划师有必要做的是使接地导线(悉数在PCB的第一层)尽或许短而粗。在这种布景下，若节约铜，基本上不会取得好成果。
节点阻抗
应查看高阻抗节点，由于它们很简略被搅扰。
最要害节点是IC的反应接脚，其信号取自电阻分压器。FB接脚是放大器(如LM25576)或比较器的输入(如选用磁滞稳压器的场合)。在两种状况，FB点的阻抗都适当高。因而，电阻分压器应放置在FB接脚的右侧，从电阻分压器中心连一条短导线到FB。从输出到电阻分压器的导线是低阻抗，且可用较长导线连至电阻分压器。此处的重点是布线办法而非导线长度。
其它节点就不是如此要害了。所以不用担忧开关节点、二极管、COUT、开关IC的VIN接脚或CIN。
布线技巧
布线方法会为电阻分压器带来不同。该导线从COUT连至电阻分压器，其接地回到COUT。咱们有必要保证该回路不会构成一个敞开区域。敞开区域会发生接纳天线的效果。若咱们能保证导线下的地平面是没被搅扰的，则由导线和其下的接地以及level1和level2间构成的区域应是不受搅扰的。现在，咱们可得知为何接地不该放在level4，由于间隔明显增加了。
另一种方法是电阻分压器的地衔接可布线至level1，使两条导线平行并尽或许挨近以使区域更小。这些调查适用于信号流经的悉数导线：传感器衔接、放大器输出、ADC或消息功率放大器的输入。对每个模仿信号，都要处理得使其不太简略导入噪声。
只需有或许，就尽量最小化敞开区域的这个要求，对低阻抗导线也相同适用；在这种状况下，咱们有一个向PCB其它部份或其它设备发射搅扰信号的潜在源(天线)。留意：就敞开区域来说是越小越好。
以下两条导线也很要害：从IC的开关输出到二极管和电感节点；从二极管到该节点。这两条导线都有很高的di/dt：无论是开关导通仍是二极管流过电流，所以导线应尽或许短而粗。从节点到电感以及从电感到COUT的导线就不那么要害。在本例中，电感电流相对稳定且改变缓慢。咱们要做的是保证它是低阻抗点以最小化压降。
实践布局
咱们看一下好的布局(下面)。首要组件是一款与外接FET一同运用的MSOP-8封装控制器。
调查CIN邻近的空间。留意：该%&&&&&%的接地址直连续至二极管阳极。你无法使‘电源地’内的导线过短!FET[SW]应向上移动几毫米以缩短阴极-电感-FET导线。
COUT区域是看不到的。但咱们可调查到电阻分压器(FB1-FB2)十分挨近该IC。FB2与另一个地平面衔接，%&&&&&%的地接脚也相同处理。使用三个过孔把‘信号’地连至地平面，而‘电源’地也是使用三个过孔衔接PCB的GND接脚。这样，‘信号’地就不会‘看’到‘电源’地的任何接地弹跳。
若你遵从几个简略规矩(本文仅评论了其间一些)，则你的PCB布局将不会遇到费事。在着手布局前，细心考虑PCB布局将事半功倍，有助于节约处理开关电源反常所需花费的时刻。
