1、导言
在片上体系的规划与完结中，验证这一环节日益重要，整个进程中花在验证的时刻比重越来越大，主要原因在于跟着SOC 芯片杂乱度的前进，验证的规划也成指数级的添加。体系芯片的年代现已到来，在RTL级硬件规划的笼统层次上现已无法敷衍数以百万和千万门体系的规划和验证。据统计，两年来，一次投片成功率现已由50%降低到39%。不能一次成功的规划有必要再投入几个月的规划验证时刻和数十万美元的费用。这种危险现已变得不行承受了。因而规划验证呈现了所谓的“验证危机”[2]。功用验证现已成为集成电路规划和开发的瓶颈，这就使得验证的办法逐步遭到业界人士的高度重视。工程师们在规划时不行能考虑到满有把握，所以许多体系行为是不能紧紧经过测验文件就能确保体系功用的正确性。
2、SOC验证的特色
片上体系(SoC)是一种建构技能，主要由处理器(MCU)以及一些外围设备如UART，MAC，控制器等构成，体系结构图如图1。SoC的验证和ASIC的验证作业有许多相同当地：首要都要进行模仿，查看规划是否契合规矩，运用各种办法对芯片进行测验。可是，SOC的验证又比较特别，存在一些特别应战。
2.1 整合
验证SoC的首要要点便是查看各种元件之间的整合程度，这儿隐含的根本假定便是每一部件都现已完结自我查看。
2.2.软硬件协同验证
处理器中运转的软件有必要和硬件部分产生相关才干进行验证。或许咱们应该把软硬件当作一个完好的测验中元件(Device Under Test),对触及软硬件结合状况的计划进行测验。所以咱们要找到一种办法来查验咱们编写的测验，以及在包括的测验规模中，软硬件之间的相关性。
2.3.IP核复用
关于可重用的IP核要树立可重用的验证元件。树立可重用的验证元件，会遇到严峻应战，但一起也会因而而取得更大利益。
SoC代表的是一类极端杂乱的体系。一个典型的SoC需求一个或多个微处理器，还需求一些其他部件，如DSP、Memory等。为验证SoC，首要需求验证每个部件的正确性，然后要验证部件间衔接和通讯的正确性。SoC验证问题实际上便是：怎么针对详细的验证使命，挑选恰当的验证东西并加以整合。
3、当时常用的验证办法
关于验证的办法有许多，可是到现在为止还没有任何一种办法能够十分有用地对体系芯片进行功用验证。归纳来看，迄今的验证办法可分为模仿、仿真和方式验证三种[3]。
3.1、模仿验证
模仿验证是将鼓励信号施加于规划，进行核算并调查输出成果，并判别该成果是否与预期共同。
长处：模仿验证是传统的验证办法，而且现在仍然是干流的验证办法。
缺陷：非齐备性，即只能证明有错而不能证明无错。因而，模仿一般适用于在验证初期发现许多和显着的规划过错，而难以担任杂乱和奇妙的过错。模仿验证还严峻依赖于测验向量的选取，而合理而充分地选取测验向量，到达高覆盖率是一个十分艰巨的课题。因为规划者不能猜测一切过错的或许方式，所以没有发现某个最好的覆盖率衡量。即便选定了某个覆盖率衡量，验证时刻也是一个瓶颈。
3.2、仿真验证
从电路的描绘笼统出模型，然后将外部鼓励信号或数据施加到此方式中，经过调查该模型在外部鼓励信号效果下的反响来判别该电子体系是否到达了规划方针。仿真的办法是现在进行规划时常用的办法，依据不同的仿真层次，有不同的仿真东西。
长处：仿真比模仿的验证速度快得多，
缺陷：价值贵重，灵活性差。
3.3、方式验证
方式化验证是不同于仿真办法的对逻辑规划成果进行的另一种验证办法[4]。在 自上而下的规划进程中，在规划的各个阶段和等级，每一级规划都是以上一级的规划作为规划方针，得到本级的规划成果的结构描绘，这是规划和归纳的进程。
长处：齐备性，能够彻底判定规划的正确性。
缺陷：首要要对原始规划进行模型抽取，这对运用者有数学技能和经历上的要求。而且，有的东西需求人工引导(如定理证明)，有的东西存在状况空间爆破 问题(如模型查验)。
类型：
(1)等价性查验[5]
它是用数学办法验证参阅规划与修正规划之间的等价性。(如图2)使用等价性验证东西可对这两种规划计划进行彻底的查验以确保它们在一切或许的条件下都有相同的功用。还可使用等价性验证来验证不同的RTL或门级实施计划的等价性。
从整个数字体系的规划流程看，等价性问题简直存在于每个上下相邻的规划层次中，见图2。
(2)定理证明技能。
运用正义和现已证明的定理证明电路的描绘是正确的。
这两种办法各有特色，其间定理证明尽管能够给出规划是否正确的一个切当的答复，但因为触及许多数学推理方面的常识，这就要求用户有很强的数学功底，这也是这种办法不能推行的一个原因。而等价性验证是验证不同阶段的规划是否彼此等价的一个很好的办法。一个SOC规划是分为多个阶段进行的，那么下一个阶段的与上一个阶段的等价是规划的正确的一个确保。
4、新式的验证办法
针对SOC验证呈现的各种问题现在还没有一种彻底卓有成效的办法呈现，解决办法之一是根据断语的验证(ABV)[6]，它是把方式化办法集成到传统模仿流程中的一种有用的办法。规划团队在RTL规划中刺进规划目的(断语)而且进行模仿，然后用方式化技能查看断语，约束条件，也便是合法接口行为的断语，和其他断语一起一起参与模仿。断语查看的成果改善模仿的有用性。即便使用传统的模仿验证，断语也能够大大前进模仿的功率。根据断语的验证要由用户写出断语，断语表明要验证的性质，因而需求性质描绘言语。例如逻辑和时序方面的性质。这就需求赶快找到一种能完结上述功用的言语。 SystemVerilog正是在这种情况下产生的，正逐步被业界人士承受。
5.小结
方式化办法最近几年取得了长足进展，特别是等价性查验现已集成到规范验证流程中。规划和验证办法的前进应当是渐进的，不行能产生革命性的改动。因而在能够预见的几年内，混合验证办法应当成为干流的验证办法。根据断语的验证是结合方式化验证和传统的模仿验证可行的途径。支撑这种途径的一致的规划和验证言语是SystemVerilog。该言语现已得到许多EDA厂商和用户的支撑，估计将会流行起来。
