声学相机是一种将空间视频信息与声场丈量信息结合并可视化显现的技能，主要由传感器阵列、数据收集体系、数据处理体系三部分组成，广泛应用于战略军工、工业降噪、无损检测等范畴。现在，德国CAE公司Bionic112Array系列声学相机具有112个传声器阵元、24bit的分辨率以及48kHz的采样率，完结了间隔大于0。2m远场声源的二维成像；丹麦B&K也研宣布了30阵元的快捷式声学相机PULSEReflex系列。国内，其高科技依据32通道的优化曲面阵推出了高功用的KeyVES-U系列，完结了对300kHz~12kHz声源的定位成像，并经过PXI总线完结数据的传输。
声学相机对收集体系的自噪声十分灵敏，而且需求同步地获取很多传声器接纳到的声学信号，以及完结大带宽下的数据传输，因而一款高功用的声学相机就对收集体系的采样精度、本底噪声、通道数量等功用指标提出了较高的要求。本文针对这一问题规划了一款依据FPGA操控的数据收集模块，处理了不同声学相机所需通道数不同的难题，满意对不同品种传声器阵元的信号进行数据收集的需求，而且论说了该模块的全体规划进程与扩展性剖析，经过实践测验给出了收集模块功用指标。
1硬件规划
1.1整体架构规划
跟着半导体工艺的开展，FPGA的功用和容量在逐年地提高，其价格和功耗却继续下降，越来越多嵌入式仪器仪表的开发都采用了FPGA作为最优处理方案。本次规划的收集体系主要由FPGA、收集模块组以及千兆以太网通讯三部分构成，如图1所示。
图1硬件架构
上位机经过千兆以太网发送的指令帧格局如表1
表1指令帧格局
所示，数据传输的帧格局如图2所示。
图2数据帧格局
1.2收集模块规划
1.2.1器材的选型
收集模块中ADC芯片的选取需求考虑其转化类型、量程、分辨率、采样率、通道数、动态规模、输入输出接口等参数，表2列举了工程中常见的几款ADC芯片的功用指标，本次规划择优挑选了ADI公司推出的AD7768芯片。
表2ADC芯片功用指标
因为传声器的输出电压信号通常是毫伏等级，其远远小于ADC芯片的量程规模，因而，需求对输入的电压信号进行扩大处理，选取PGA芯片作为整个收集体系的输入级，使得收集模块的输入阻抗大于1GΩ，而且经过改动PGA的增益系数可灵敏匹配不同品种传声器的信号扩大需求。表3列举了几款常见的PGA芯片功用指标，择优挑选了TI公司推出的PGA4311芯片，经过LTC6363芯片将PGA输出的电压信号完结单端转差分的操作，以匹配了AD7768芯片的差分输入接口。
表3PGA芯片功用指标
1.2.2可扩展性剖析
图3模块硬件构成
收集模块硬件构成如图3所示，一共耗费FPGA的I/O资源数为16个。由图2可知，单个收集模块每个网络包占用42B固定包头、4B的帧头、4B的包计数以及4B的CRC校验，单个模块1次采样有32B数据，上位机要求一个数据报中包括M个收集模块N次同步采样的数据，则发送个包的时刻T为：
T=（54+MN×32）/125（1）
设采样频率为fs，则收集体系完结接连数据传输需求满意的条件为：
T《N/fs（2）
EP4CE55型FPGA具有的用户I/O数量为374个，即M还需满意：
16M《374（3）
经过硬件上增加收集模块，并依据式（2）和式（3）调整AD采样率fs以及单次发送的收集点数N即可完结通道数可调的功用。例如，fs设置为125kHz，128通道同步收集（M=16），一个数据报中包括8次收集数据（N=8），能够求得发送时刻T=33。2μs，缓存N次的时刻为64μs，耗费I/O数量256个，满意了通道数扩展的条件。
2软件规划与完结
程序流程图如图4所示，程序上完结了上位机与FPGA之间的千兆以太网通讯、FPGA对上位机指令的呼应与校验以及收集数据高速缓存与实时上传。
图4程序流程图
2.1指令校验模块规划
图5校验模块逻辑波形
FPGA经过同步于以太网时钟信号上升沿对数据总线进行接连地判别，该模块的逻辑仿真波形如图5所示，完结功用如下：
（1））辨认出上位机的大局发动指令，并将大局使能信号（en_glob）置“1”，随后，当接纳到大局中止指令后，清零大局使能信号；
（2））辨认出上位机的PGA装备指令，将PGA的装备使能信号（en_pga_w）置“1”，并存放装备信息到存放器“pga_data”中，当PGA装备完结后将使能信号置“0”；
（3））辨认出上位机的ADC存放器装备指令，置“1”ADC的装备使能信号（en_adc_w）后存放装备信息到存放器“adc_addr_data”中，当ADC装备完结后清零使能信号。
2.2PGA操控模块
PGA4311芯片经过SPI接口完结与FPGA芯片的数据交互。对级联的PGA芯片进行装备时，需求对榜首片PGA接连进行两次增益系数的装备，PGA通道存放器输入的数据L（1~255十进制）与实践增益系数K的联系如式（4）所示：
K（dB）=31.5-［0。5×（255-N）］（4）
PGA操控模块完结的功用如下：
（1））当收集体系接纳到上位机宣布的大局使能指令时，对一切通道写入十六进制数“C0”，完结下位机的默许装备功用；
（2））当体系辨认到上位机发送的在线修正指令时，将指定参数写入PGA芯片，并回来等候指令状况。
如图6的逻辑仿真图所示，首要，大局使能后经过两次SPI通讯完结了8个通道增益系数的默许装备，随后，别离完结了两次在线修正各通道增益存放器的操作。
图6PGA装备模块逻辑波形
2.3ADC操控模块
AD7768芯片的数据输出方式如图7所示，其间“DRDY”信号的频率代表了ADC的采样率，FPGA依据每个“DCLK”的下降沿对“DOUT”进行读取。
图7通道并行数据输出形式
图8为体系作业在125kHz采样率下，FPGA读取单个收集模块ADC通道7数据的实践逻辑波形图，其间“AD_Data_Valid”信号作为FIFO的写时钟信号，别的，“ad_go”为后级以太网传输的发送使能脉冲。
图8数据读取波形
2.4千兆以太网操控模块
千兆以太网操控模块的主要功用如下：
（1））ARP协议获取并缓存上位机的MAC地址与IP地址；
（2））UDP协议完结指令回馈与数据传输功用；
（3））经过ICMP协议实时观测网络连接是否疏通。
上位机发送18B的“AA”对收集体系进行网络抓包测验，ARP应对与指令呼应功用如图9所示；上位机经过DOS体系，输入ping指令对ICMP协议进行测验，其成果如图10所示。
图9ARP与UDP协议的完结
图10ICMP协议的完结
