近年来，跟着ARM的走红，ARM共同的授权形式也协助越来越多的我国芯片工业生长起来。尤其是华为海思的生长，更是让许多人感到鼓动。但许多好事之徒却说它毫无技能含量。
我(作者)看完之后咬牙切齿，觉得许多人说的许多方面都是不对的，这是对我国IC规划的不尊重。所以献上此文，客观介绍一下芯片的规划制造流程，说一下我眼里的芯片工业
做作前，先毛遂自荐趁便声明一下，自己海思新员工，但不从事芯片规划类岗位，仅仅最近听过一个关于芯片的培训，再加上自己对芯片怎样完结等问题也比较猎奇，所以收集过一些非官方、不科学材料，宣布一下浅鄙之见。
一、工艺制程并不是越小越好
OK，废话不多说，关于芯片，先说一些自己感兴趣的。常常能听到有人争辩40nm工艺、28nm工艺，14nm工艺，乃至10nm，7nm，那么这个多少nm指得是什么呢?
它指的是mos管在硅片上的巨细，mos管便是晶体管，它是组成芯片的最小单位，一个与非门需求4个mos管组成，一般一个ARM四核芯片上有5亿个左右的mos管。国际上第一台核算机用个是真空管，作用和mos管相同，可是真空管的巨细有两个拇指大，而现在最先进工艺蚀刻的mos管只需7nm大。
提到这儿，咱们必定和我相同，十分猎奇怎样在一个15mm*15mm的正方形硅片上制造出5亿个巨细仅为40nm的mos管。假如要用机械的办法完结这一进程，国际上很难有这么精细的仪器，能够雕刻出nm级的mos管，就算有，要雕刻出5亿个，所需求的本钱、时刻也是难以估计的。
凭借光能够在硅片上蚀刻下痕迹，掩膜就能够操控硅片上哪些部分会被蚀刻。掩膜掩盖的当地，光照不到，硅片不会被蚀刻。硅片被蚀刻后，再涂上氧化层和金属层，再蚀刻，重复屡次，硅片就制造好了。一般来说，制造硅片需求蚀刻十几回，每次用的工艺、掩膜都不相同。几回蚀刻之间，蚀刻的方位或许会有误差，假如误差过大，出来的芯片就不能用了，误差需求操控在几个nm以内才干确保良品率，所以说制造硅片用的技能是人类现在创造的最精细的技能。
芯片能够靠掩膜蚀刻，批量出产，可是掩膜必须用更高精度的机器渐渐加工制造，本钱十分高，一块掩膜造价十万美元。制造一颗芯片需求十几块不同的掩膜，所以芯片制造初期投入十分大，动辄几百万美元。芯片试出产进程，叫做流片，流片也需求掩膜，投入很大，流片之前，谁都不知道芯片规划是否成功，有或许流片屡次不成功。所以国内能做高端芯片的公司真没几家，光是掩膜本钱就没几个公司支付得起。
芯片量产后，本钱相对来说就比较低了，好的掩膜十分大，直径30厘米，能够一起出产上百块芯片。芯片假如出货量很大，赢利仍是十分高的，像英特尔的芯片，卖1000多一块，或许均匀制造本钱100不到。但假如出货量很少，那芯片均匀制造本钱就高得吓人，几百万美元打水漂是很正常的。
海思芯片价格有没有竞争力，还得看华为手机出货量大不大。看到有人问20nm好仍是40nm好，从巨细上来看清楚明了20nm好。20nm意味着mos管巨细只需40nm的1/4。mos管作业时是一个充电放电的进程，mos管越小，它充电需求的电量越小，所以功耗越小。并且mos管小之后，门电路密度就大，相同巨细芯片能放的mos管数就越多，功用空间越大。40nm工艺门电路密度是65nm的2.35倍。但以上都是在不考虑漏电和二级效应的状况下的理论数据。
当然，IC尺度缩小也有其物理约束，当咱们将晶体管缩小到 20 纳米左右时，就会遇到量子物理中的问题，让晶体管有漏电的现象，抵销缩小 L 时取得的效益。作为改进方法，便是导入 FinFET(Tri-Gate)这个概念，如下图。在 Intel 曾经所做的解说中，能够知道藉由导入这个技能，能削减因物理现象所导致的漏电现象。
为什么会有人会说各大厂进入 10 纳米制程将面临适当严峻的应战，主因是 1 颗原子的巨细大约为 0.1 纳米，在 10 纳米的状况下，一条线只需不到 100 颗原子，在制造上适当困难，并且只需有一个原子的缺点，像是在制造进程中有原子掉出或是有杂质，就会发生不知名的现象，影响产品的良率。
假如无法幻想这个难度，能够做个小试验。在桌上用 100 个小珠子排成一个 10×10 的正方形，并且取舍一张纸盖在珠子上，接着用小刷子把周围的的珠子刷掉，最终使他构成一个 10×5 的长方形。这样就能够知道各大厂所面临到的窘境，以及到达这个方针究竟是多么艰巨。
再说说二级效应吧，学过初中物理的都知道一个最简略电路的组成，包含电源、导线、电阻。接通电源，电流就瞬间流过电阻。假如把电阻换成电感，则电感会有一个逐步充电的进程，这种状况下，电流就不是瞬间流过电感。
其实电阻也有感抗，仅仅十分细小，能够忽略不计。但假如接在电阻上的电压十分细小，电流量十分细小，那此刻，感抗就不能被忽略不计了。二级效应在芯片制程十分小时(28nm以下)，十分显着，mos管由于电压低，电流小，充电遭到感抗的影响比40nm大，充电速度慢。芯片想要到达高频率，mos管要加载更高的电压，这样就增加了功耗。漏电也是低制程的一个副作用，也需求供给芯片的功耗才干战胜。所以低制程带来的功耗优势就被漏电和二级效应扳回去了许多。
当然，新的工艺、好的工艺能够部分处理上面两个问题，不同工艺用的物理、化学材料不同，工艺流程也不同。高通四核用的是老28nm工艺，现在来看，这个28nm工艺比较40nm工艺优势不大。
然后制程方面，现在听过的最先进的制程是7nm，但这个制程只存在于试验室里，远远没有到达大规模量产的需求。低制程有些困难是难以战胜的，学过物理的都知道光的衍射，低制程意味着掩膜透孔会十分小，衍射会十分严峻，这样必定是无法蚀刻硅片的。这个问题或许能够通过运用电子射线或许其他粒子射线来蚀刻硅片处理。
二、芯片规划检测公司技能水平
说说规划吧，芯片规划分为前端规划和后端规划。前端规划就像做修建中的画规划图，芯片的逻辑、模块、门电路联系都是前端规划完结的。后端规划则是布局布线，芯片做出来，最终是个实践的东西，那每个mos管摆放什么方位，每一条线怎样连，这个都是后端规划决议的。前端规划没啥好说的，尽管技能含量十分高。
我就说说后端规划吧，风趣一点。5亿个mos管的布局布线，尽管许多用的是IP硬核，其他厂商现已帮助做好了，但这必定不是一个轻松的活。拿导线来说，两条导线在一个硅平面上不能穿插，它们可不像咱们家里的导线，包了一层塑料。假如把5亿个mos管的导线放在一个平面上，还要让某些衔接、某些不衔接，还不能穿插，这必定是不或许的。
事实上，一个芯片布线，从上到下或许有十几层。每一层都是蜘蛛网相同的布线，假如咱们化身成一个1nm的小人，进入芯片的国际走一圈，那必定会发现那是一个十分雄伟，十分难以想象的国际。后端规划除了要确保线路正确衔接，还要使模块占用面积小，功耗小，躲避二级效应，要求是很高的。名牌大学毕业搞后端，搞个两年也才刚刚入门。
再说说仿真，芯片在流片之前，谁都不知道它长什么姿态，更难以去推测它规划是否成功、合理，流片本钱又十分高，不或许为了验证规划是否成功去流片。这个时分就需求用到仿真，用核算机去仿照电路的运转状况。仿真贯穿芯片规划的始末，有前端仿真、后端仿真、仿照仿真、数字仿真…仿真脱离不了核算机仿真软件，像Sysnopys、Cadence它们是芯片规划、验证软件范畴的巨头，海思每年交给他们的费用我不知道，但最少千万等级。
仿真是一个需求超高功用核算机的使命，海思在IT中心有许多高功用核算机组成云核算资源，但在面临大型仿真时仍是很费劲，跑几个小时只能仿照出芯片几秒钟的运转状况。由于要跑仿真，这些核算机一天24小时都在跑。趁便说一下咱们部分一个Linux服务器的装备，英特尔4核4GCPU，内存16G。
这个仅仅一个打杂的服务器，放个数据库，编译几个软件。海思小网的Solaris接入服务器一起有上百人在上面作业。从这点也能够看出，做芯片投入仍是十分大的，就光这些软件、硬件本钱，每个人每年要花掉公司几十万。
咱们要供认，我国IC规划公司和美国那些公司比起来缺失有很大距离。究竟80年代，人家芯片规划、制造都现已十分老练的时分，咱们才有第一台核算机。
咱们知道，在一款数字芯片商，它上面许多模块都是他人的，公司花了大笔钱买了版权，这个叫IP核。
IP核分软核和硬核，现在形似也有软硬结合的核…它是什么东西呢?比方ARM指令授权，它便是软核，它只规则了CPU的指令集，比方建桥，它只告知你桥应该建多长、多宽、大约长什么样，可是详细细节没有，不告知你电路在芯片上怎样摆放，怎样连线。软核的优点是给了很大的发挥空间，仿照、抄袭也简略，今后做相似东西能够参阅。硬核便是它只告知你电路在芯片上详细长什么姿态，把它摆上去用就行了。硬核的优点是它一般都是通过其它芯片验证的，很简略了解它的详细功用。但你简直不或许修正它，也很难了解它的完结细节，究竟有几千万个mos管，人怎样剖析。
我国的IC规划公司，自主IP核不多，因而许多都是从相似ARM和Ceva这类公司购买，但客观地说，现在芯片规划分工越来越细，每个公司仅仅完结其间一小部分，就算是高通，也用了许多其他公司的IP核。
一个公司想把一切活都干了，那必定是不或许的，就算做到了，它的芯片也不会有竞争力。其实玩搭积木也是很有技能含量的，海思必定是国内玩得最好的公司。现在公司的一个方针也是把越来越多的模块自主化，可是需求时刻。
先从最底层芯片说起，最初说了mos管，现在说说与非门。上面说了mos管是芯片的最小单位，但这是关于芯片制造厂而言的。芯片规划时不会直接画mos管，在数字电路中，运用的最小单位是门电路，与非门便是用得最广泛的一种。一个与非门大约要4个mos管组成，与非门咱们应该都十分了解。如下图：
咱们都知道，家里的开关有两种状况嘛，翻开和封闭。当上图中的开关1和开关2两个开关中只需1个开关翻开时，通过与非门处理，开关3就翻开了。假如开关1和开关2两个开关都封闭或许两个开关都翻开，通过与非门处理，开关3就封闭了。其实和与非门相似的东西日子中随处可见。比方说有的人家里有一个灯，这个灯在家门口设了一个开关，便利进出家门时开关灯。在床边也设了个开关，便利晚上睡觉时关灯。这个其实便是一个与非门，两个开关操控同一个灯。一个开关翻开，灯就亮了，两个开关一起翻开或许封闭，灯就灭了。
这样的话，用一个与非门和一个与门就仿照了最简略的一个加法器，最大只能核算1+1。核算机中有几亿个这样的门电路，它们组合起来就能做十分复杂的运算。现在的大部分CPU都是64位的，这种CPU必定会有64位加法器乃至128位加法器。拿64位加法器来说，它最大能够核算出18446744073709551616 + 18446744073709551616。
提到这儿，不得不说说芯片频率。
先说说1G频率是什么概念，让咱们有个至关的知道，这个数字便是说每秒钟10亿(1，000，000，000)次。为什么会有这个东西呢?方才我说了与非门，开关3是跟着开关1和开关2的改变而改变的，对人类来说，开关3的改变速度很快，是瞬间的，但这个改变总是需求一点时刻的。开关3或许是别的一个门电路的输入开关，假如改变到一半，它的下一个门电路就承受开关3的输入，或许会发生很严峻的问题。
一般来说，一层门电路需求等它的上一层门电路彻底改变结束，输出安稳之后，它才接纳上一层的输入，开端改变。这个时分就需求有一个指挥家来指挥这些门电路什么时分开端改变，这个指挥家便是芯片频率，指挥家会守时宣布脉冲，1G便是每秒1一次脉冲。门电路等脉冲到来的时分就开端做这个改变。
从上面能够看出，指挥家指挥得越快，芯片运算速度越快。但要阐明一点，两倍的频率并不代表两倍的功用。由于CPU和内存、外设频率不同步，它们之间的频率相差越多，CPU空转的次数越多。别的再说一点，门电路改变的进程其实便是mos充电放电的进程，mos管充电放电越快，芯片的频率能够做到越高，而二级效应会减慢mos充电放电的速度。假如mos管想要充电放电快一点，要进步mos管电压，这样就进步了芯片的功耗。
而关于芯片规划进程，咱们对IP核、指令集和架构这些东西都比较感兴趣。
先说说ARM的IP核吧，ARM授权包含指令集和CPU中心架构。据我了解，除了高通外，其它芯片厂商都运用了ARM的CPU中心架构，也便是常常能够听到的A9 A15。高通比较高端，CPU中心架构自己搞，假如搞得比A9 A15好的话的确能够进步CPU功用，但由于ARM收取昂扬的中心架构修正费用，所以要付更多的钱给ARM。指令集是CPU与上层的编译器、操作体系和运用程序的接口，运用ARM指令集意味着你做的CPU能够兼容安卓体系、装置运用、C编译器。
假如哪个公司自己整一套全新的指令集，那它做出来的CPU一点用途没有，既没有操作体系也没用运用。此前联想出了个K800，用的是英特尔Atom CPU，这款CPU十分特别，运用X86指令集，结果是一出悲惨剧，许多游戏兼容不了。不过英特尔还得感谢谷歌，不然这个CPU连安卓都兼容不了。现在来看，CPU不必ARM指令集很难玩转，并且跟着越来越多运用只支撑ARM，ARM的位置会越来越稳固，就像电脑CPU，假如不必X86指令集，连Windows都很难装置，这是一个独占的帝国。
下面说说CPU中心架构，说之前不得不先谈谈PDK。PDK是ProcessDesign Kit 工艺规划包，它和晶圆厂的制造工艺严密相关。PDK是什么呢，它描绘了一个详细工艺底子元器件的电器特性。比方台积电28nm工艺和40nm工艺做出来的mos管电器特性必定不相同。28nm工艺和40nm工艺做出来的mos管额定电流规模、电压规模必定不同，在相同外界输入下，输出曲线也必定不相同。芯片公司假如没有PDK，底子不知道规划出来的电路功用怎样，也没办法跑仿真。简略一点说，你拿40nm PDK规划电路，用28nm工艺出产，出产出来的芯片必定一点用途没有。所以说芯片规划十分苦逼，搞编程的，代码能够重用，搞芯片规划的，假如换了出产工艺，许多东西得要从头再来。
ARM给IC规划厂商的CPU中心架构仅仅FPGA代码，它不是工艺相关的，数字前端规划的作业会少不少，但后端规划有许多的作业要做。但ARM供给的仅仅是一个核算中心，外围一个都没有。外围包含一些什么呢?比方USB IP核，没有这个，手机就没有USB功用;比方GPU，这个不必我多说吧;比方音频IP核，杜比音效便是这么来的;比方视频解码IP核，没有这个，看视频只能软解;还有CPU功耗操控IP核等等。
关于许多IC规划公司来说，这些外围的IP核许多都是外购的。因而看CPU诚心不能只看频率，外围IP有好有坏，有些比较高端的IP核授权费用十分高。即便买了许多IP核，但芯片也绝不是闭着眼睛就能整出来的。
趁便说一下，高通芯片外围的IP核许多也是外购的。
所以说芯片规划并不是简略的工作，许多人以为国内的IC规划公司毫无技能含量这种说法是无稽之谈。
