为运用更更高的波特率，则需求更更高的外设时钟的频率。这个时分就需求用到锁相环(PLL)了。锁相环能够对输入的时钟进行分频、升频后进行输出。MCK能够运用的锁相环为pllA，而PLLA的输入时钟为MAINCK。
本节将装备MCK频率为120 MHz，UART波特率为115200 Hz。
一、 PLLA的约束
运用PLLA时需求考虑到它的约束，不然装备失利了也不好找原因。
对输入输出时钟频率的约束
PLLA的输入时钟规模需在3—32 MHz之间(PLLA对输入时钟能够进行预分频)，输出时钟需求在80—240 MHz之间。别的，也能够查到，它的最大发动时刻为150 us。
CPU运转频率的约束
因为CPU运用的也为MCK时钟，所以将MCK切换至PLLA时钟时，需求考虑到CPU运转频率的约束。重置时，VDDCORE是自调理的，所以芯片能够运用最高为120 MHz的频率。
二、 将MAINCK切换至晶振
因为PLLA的时钟输入为MAINCK，所认为削减升频后频率的差错，需求较为准确的输入时钟。具体的办法现已在上一节介绍。
三、 PLLA的装备
对PLLA的装备均在PMC的PLLA寄存器(CKGR_PLLAR)中进行。需求留意的是，写入CKGR_PLLAR时需求将其第29位写入1，不然写入不收效。在CMSIS中，相应的宏界说为CKGR_PLLAR_ONE。
以下是装备进程，装备完结后，PLLA将对MAINCK升频10倍后输出。
封闭PLLA
装备PLLA时需求封闭它。尽管重置时PLLA是不启用的，可是装备PLLA前需封闭PLLA是个好习惯。通过将其MULA字段写入0以封闭PLLA：
/* 先封闭PLLA */
PMC->CKGR_PLLAR = CKGR_PLLAR_ONE | CKGR_PLLAR_MULA(0);
PLLA发动时刻
需求往PLLCOUNT写入一个值，以标明PLL发动时需求通过的慢时钟数。
芯片手册上写明的PLLA的最大发动时刻为150 us，所以在慢时钟频率为32 KHz时，需求通过的慢时钟数为4.8，向上取整则为5。可是在相关头文件中，运用的PLLCOUNT的值为0x3F，即63。
在这儿，运用的PLLCOUNT的值仍取为5，若往后碰到问题，能够测验在这个值设为0x3F。
const uint32_t pll_start_us = 150;
const uint32_t pll_count = (CHIP_FREQ_SLCK_RC * pll_start_us / 1000000) + 1;
启用PLLA
PLLA能够对输入的时钟进行预分频，然后升频。在这儿不进行预分频，升频倍数为10，即输出时钟为 120 MHz。需求留意的是，实践升频倍数为MULA字段的值加一。设置完结后需求等候PLLA确定(即发动完结)。
const uint32_t mul = 10;
const uint32_t div = 1;
PMC->CKGR_PLLAR = CKGR_PLLAR_ONE
| CKGR_PLLAR_MULA(mul – 1)
| CKGR_PLLAR_DIVA(div)
| CKGR_PLLAR_PLLACOUNT(pll_count);
/* 等候PLLA发动完结 */
while(!(PMC->PMC_SR PMC_SR_LOCKA))
;
设置FLASH拜访等候周期
因为CPU运用的也是MCK时钟，所以在MCK切换至PLLA时钟后，CPU也会在120 MHz这个高频率运转。可是拜访FLASH需求的时刻仍是必定的，所以需求让CPU在拜访FLASH时等候更多的周期。等候的周期与CPU电压和IO口电压有关，能够查阅芯片手册。这儿，在等候周期设为6即可正常拜访FLASH。而假如不进行这个设置，芯片就有可能跑飞。
/* 在将MCK切换至PLLACK之前，先设置好FLASH拜访等候周期 */
const uint32_t wait_clock = 6;
EFC->EEFC_FMR = EEFC_FMR_FWS(wait_clock – 1);
将MCK切换至PLLA时钟
MCK在挑选时钟的一起，也能够对挑选的时钟进行预分频。可是，不能一起改动时钟及预分频参数。并且在挑选的时钟不一起，进行操作的次序也不同。在切换至PLLACK时，需求先设置预分频参数，再在它运转安稳后进行时钟挑选;而在切换至MAINCK或SLCK时，则相反。
/* 将MCK挑选为PLLA */
/* 当切换为PLLA时，需先装备PRES字段，再装备CSS字段 */
PMC->PMC_MCKR = (PMC->PMC_MCKR ~PMC_MCKR_PRES_Msk)
| PMC_MCKR_PRES_CLK_1;
while (!(PMC->PMC_SR PMC_SR_MCKRDY))
;
PMC->PMC_MCKR = (PMC->PMC_MCKR ~PMC_MCKR_CSS_Msk)
| PMC_MCKR_CSS_PLLA_CLK;
while (!(PMC->PMC_SR PMC_SR_MCKRDY))
;
四、 UART装备
将UART的CD值装备为65，则通讯波特率为115200 Hz。
