电路功用与优势
图1所示PLL电路选用13 GHz小数N分频频率组成器、宽带有源环路滤波器和VCO，5°以内的200 MHz跳频相位树立时刻短于5 µs。
选用带宽为2.4 MHz的有源环路滤波器取得该功用。由于ADF4159鉴频鉴相器（PFD）最大频率为110 MHz，而且AD8065运算放大器具有145 MHz的高增益带宽积，因而可取得该宽带宽环路滤波器功用。
有源滤波器中运用的AD8065运算放大器能够选用24 V电源电压作业，答应操控调谐电压为0 V至18 V的大多数宽带VCO。
图1. ADF4159、有源环路滤波器AD8065以及11.4 GHz至12.8 GHz VCO的功用框图 （原理示意图： 未显现一切衔接和去耦）
电路描绘
在PLL和VCO频率组成体系中，取得低于5 µs的频率和相位树立时刻需极宽的环路带宽。环路带宽（LBW）界说操控环路的速度。更宽的LBW答应更快的树立时刻，但会献身相位噪声和杂散信号的衰减才能。图1所示电路将ADF4159确定至12 GHz VCO （MACOM MAOC-009269）的RFOUT/2信号（~6 GHz）。可是，具有RFOUT/2信号且最高为24 GHz的VCO可合作ADF4159运用，由于它支撑的最高RF输入为13 GHz。
ADF4159小数N分频频率组成器
在小数N分频架构PLL中，来自
调制器（SDM）的噪声在PFD频率（fPFD）的一半处到达峰值。例如，假如小数N分频PLL的PFD频率为32 MHz，则未经滤波的SDM噪声在16 MHz处到达峰值。SDM噪声使环路不稳定，导致PLL无法确定。图2显现此条件下的仿真相位噪声曲线。
图2. 12 GHz输出时的相位噪声曲线（fPFD = 32 MHz，LBW = 2.4 MHz）
ADF4159的最大PFD频率为110 MHz。这表明未经滤波的SDM噪声将在55 MHz处到达峰值。图3显现PFD频率为110 MHz时的相位噪声曲线。SDM噪声呈现在间隔载波较大的偏移处，因而选用环路滤波器可将其滤除。
图3. 12 GHz输出时的相位噪声曲线（fPFD = 110 MHz，LBW = 2.4 MHz）
ADF4159较高的最大PFD频率相同很重要，由于主张将LBW坚持在1/10 PFD频率以下，以确保稳定性。
ADF4159的最大RF输入频率为13 GHz。在该电路装备中，ADF4159实际上由VCO RFOUT/2信号驱动。这表明当VCO首要输出12 GHz时，ADF4159实际上确定在6 GHz。
该装备意味着能够运用24 GHz VCO，然后12 GHz的RFOUT/2信号反应回ADF4159。评价板的尺度可支撑各种32引脚5 mm × 5 mm LFCSP VCO。
ADF4159内部电荷泵的电源电压为3.3 V。可是，许多宽带VCO要求具有最高18 V的调谐电压。为了满意这一要求，需求运用有源环路滤波器。有源滤波器将ADF4159的输出调谐规模与运算放大器的增益相乘。更多概况，请拜见本电路笔记的AD8065部分。
ADF4159支撑可编程电荷泵电流特性。该特性答运用户轻松修正环路滤波器的动态特性而无需改动物理%&&&&&%。在本电路的2.5 mA电荷泵电流下，LBW规划为2.4 MHz。能够下降电荷泵电流，然后可在不对环路滤波器元件做出物理改动的情况下下降LBW。
该电路的ADIsimPLL仿真请拜见CN0302规划支撑包
运用AD8065的有源滤波器
AD8065运算放大器电源电压规模为24 V，增益带宽积（GBP）约为145 MHz，并具有低噪声（7 nV/_Hz）特性。该特性使其成为有源滤波器的抱负挑选。
关于大多数PLL运用而言，主张相位裕量选用45°至55°，以坚持稳定的环路，并在最大程度上缩短树立时刻。在有源环路滤波器中（比方环路滤波器中存在运算放大器），则在运算放大器的单位增益频率（或增益带宽积）处会发生额定的极点。这一额定极点会引进更多相位滞后，因而在不同极点频率下可能会呈现环路不稳定现象。
表1. 相位滞后作为GBP的函数：LBW比
GBP与LBW之比越高，相位迟滞越低。例如，表1显现若GBP/LBW的比值为10将使相位裕量下降5.7°。若GBP/LBW比值过低，则相位裕量相同会变得很低，使环路不稳定。
本电路选用2.4 MHz LBW，因而AD8065 145 MHz GBP的相位迟滞简直能够忽略不计（GBP/LBW = 60）。
与OP184有源滤波器进行比较
OP184是一款有源滤波器PLL运用中常用的运算放大器。可是，OP184不适合用于极宽LBW的运用，由于其GBP为4 MHz。对相位裕量进行优化后，OP184便可用于宽LBW运用，但OP184终将约束最大LBW。
有源滤波器中的运算放大器装备为反相形式，因而ADF4159选用鉴相器的负极性编程。反相装备比较简单完成，由于运算放大器正输入能以固定电压偏置，不随运算放大器输出改动而改动，而在同相装备中运算放大器输出会改动。
AD8065还可用作缓冲器，下降VCO的输入电容。关于2.4 MHz LBW无源滤波器，VCO输入端与滤波器最终一个电容的组合电容值有必要为1.5 pF左右。可是，VCO独自测得的输入电容为52 pF。
关于环路滤波器电容，主张选用C0G/NP0陶瓷电容（比规范%&&&&&%具有更快的放电时刻），以最大程度缩短相位树立时刻。
该电路要求具有超卓的布局、接地和去耦技能，如教程MT-031和MT-101所述。可在CN-0302规划支撑包中找到完好的原理图、布局文件和物料清单。
测验成果
电路的丈量相位噪声如图4所示。200 MHz跳频的频率和相位树立时刻别离如图5和图6所示。
图4. 12.002 GHz时的相位噪声（LBW = 2.4 MHz）
图5. 200 MHz跳频树立时刻（12.2 GHz至12.0 GHz）
图6. 200 MHz相位树立时刻（12.2 GHz至12.0 GHz）
电路评价与测验
2.4 MHz有源滤波器PCB修正
运用AD8065而非OP184，为完成2.4 MHz有源滤波器而需求
对规范EV-ADF4159EB1Z所做的修正如下所示：
• 以AD8065ARZ替代U4（8引脚SO%&&&&&%）
• 以220 、1%、0603替代R1
• 以3 k、1%、0603替代R2
• 以120 、1%、0603替代R3
• 以12 pF、10%、0603替代C1
• 以82 pF、10%、0603替代C2
• 以2.7 pF、5%、0603替代C3
• 坚持C4、180 pF不变
设备要求
• 针对AD8065运算放大器和2.4 MHz LBW滤波器元件修正的EV-ADF4159EB1Z评价板
• ADF4159评价软件
• 运转Windows®的PC，带USB端口
• +15 V电源
• +5.5 V电源
• 频谱分析仪：RS:FSUP26、FSQ26、FSW26、Agilent E5052B或平等设备。
测验设置功用框图
测验设置的功用框图如图7所示，该设置的相片如图8所示。有关运转测验和设置软件的概况，请拜见用户攻略UG-383。
图7. 测验设置功用框图
图8. EV-ADF4159EB1Z板和测验设置的相片（显现外部衔接）
