1．导言
软件无线电(software defined radio)是由J．Mitola在1992年提出的一个概念，它的中心思维是在彻底可编程的硬件渠道上经过注入不同的软件，完结对作业频段、调制解调办法、信道多址办法等无线功用的改动。
调制解调技能在软件无线电的研讨过程中是一个重要的组成部分。现在关于软件无线电调制技能的完结多是选用具有调制功用的专用芯片(其间运用较为广泛的是AD公司的AD985X系列)[l]或是可编程器材和专用器材相结合的规划办法完结[2]，然而在某些场合，这些调制办法和操控办法与体系的要求距离很大。因此，彻底选用高功用的FPGA器材规划出契合自己需求的调制电路便是一个很好的解决办法[3]，它供给了一个杰出的数字无线通讯体系验证环境，能够将多种调制算法在试验渠道上完结，并经过渠道供给的根本操控体系完结对体系的验证仿真，并且用这种软件化硬件的规划方案，能够产生多种形式的数字调试办法，具有多功用性、通用性、集成度高、易于晋级等长处[4Ⅱ5]。
本文选用了Altera公司推出的FPGA的DSP开发东西DSP Builder软件，依据DDS(直接数字频率组成)技能原理，规划了一种适宜于软件无线电运用的可控数字调制器，能够完结FSK、PSK、ASK等调制办法，并选用此办法在FPGA芯片上进行体系完结。
2．FSK、PSK、ASK调制原理
在数字通信体系中，数字基带信号一般要经过数字编码然后调制后再传输。常见的调制办法有频移键控(FSK)、相移键控(PSK)、幅移键控(ASK)等[6]。
以基带数字波形序列来表明｛ak｝，一般二进制数字基带信号表明为：
其间，ak为二元码符号，1或0；g()为单极性不归0波形，归一化起伏；Tb为二元序列码元问隔。
则频移键控(FSK)信号为：
其间W1为传号载频；W2为空号载频；θ1．和θ2别离为传号与空号载波的初相，在[-π，π]均匀分布；w0=(w1+w2)／2为载波频率；kTb≤t≤(k+1)Tb。
关于所规划的体系选用正交调制，对此表现在已调信号(传号与空号)各自的相关系数–正交关系。FSK和ASK相关系数均为ρ12=0，PSK的相关系数为ρ12= 一l。一般的，要满意此条件，应考虑到载波频率fo是码元频率Rb=1/Tb整数倍，即fo=mRb或1bit距离包含整数个载波周期，即Tb=mTo，这是对今后在DSP Builder中优化体系时的依据。完结上述调制的办法有多种，选用DDS技能做正交调制，能够战胜解调输出的严峻失真，提高抗噪声功用。
3．DDS的根本原理
直接数字组成(DDS，Direct Digital Synthesize)是一种新式的频率组成技能。DDS以数控振荡器的办法产生频率、相位和起伏可控的正弦波[7]。以DDS产生的正弦波作为调制的载波，能够到达准确、无违背、便于集成等长处。图1为DDS的根本完结原理结构图同。
电路包含相位累加器、相位调制器、正弦ROM查找表、基准时钟源、D／A转化器等组成。其间前三者是DDS结构中的数字部分，具有数控频率组成的功用。DDS是依据查找表办法，将一个正弦波周期的N个均匀采样点存储在存储器中，以均匀速率将这些采样点输送到DAC，即可得到一个单频正弦波，假如每隔K个采样点输出一个数据，则会得到K倍频的正弦波。可是，体系会存在一个上限频率，这取决于N的挑选和体系的采样频率。设一正弦波为：
将一个周期的正弦均匀分为N份，取N为2的整数幂。则每一份的相位的巨细是：
δ=2 π/N (4)
假如每隔K个点输出一个采样值，则相位增量便是K δ，输出频率为：
f=K δ／2πTs=Kf/N (5)
依据采样定理，K应该满意K≤N／2。假如想得到更高的输出频率，只要增加一个周期的采样点N，也便是增加采样频率。这是今后核算中频调制参数的依据。
DDS在此可调调制体系中作为载波信号产生部分，与传统的频率组成技能比较，具有频率稳定度高，频率转化速度快，输出相对带宽宽，频率分辨率高级特色，并且DDS的这些功用运用于软件无线电中，能够部分下降CPU的处理担负，使整个体系的功用到达较好的程度[8]。
4．依据DSP Builder的软件无线电调制模块规划
DSP Builder是Altem公司推出的一个面向DSP开发的体系级东西，经过Simulink的图形化界面进行规划。Altera的DSP Builder 将Math Works的Matlab和Simulink体系级的规划东西与Altem的开发东西组合在一起，为用户供给了一个完好的DSP开发渠道，缩短DSP开发的周期。DSP Builder。规划流程如图2[9].
依据DDS根本原理，依据Matlab／Altera DSP Build 树立适宜软件无线电的调制器模型如图3。电路悉数选用有符号数，其间频率字为32位，起伏字为l 8位，别离操控载波的频率值及载波起伏值。体系由两个操控按键(key l和key2)、一个信号输入端、三个初值输入端(key3、key4和key5)组成。其间key l和key2操控调制办法，key3和key4是载波的频率操控字输进口，key5是载波起伏操控字的输入端。
整个体系主要由一个DDS构成，包含两个查表ROM及其他操控电路。当key1、key2为11、01、00时，别离完结FSK、PSK、ASK调制；当key1、key2为10时无信号输出。在信号的输人端接纳被调制的信号。由AltBus、Parallel Adder Substractor、Delay 构成DDS的中心部分–相位累加器。正弦查找表模块LUT的核算式为：
255*sin(10*[O：1*pi／(2∧10)：10*pi])+256
受存储器容量和本钱约束，正弦查找表模块LUT容量有限，这儿设置为10位，为了取得较高的频率分辨率，DDS模块的频率字设置为32位，也即相位累加器字长位32位，DDS将取得fcal/232频率分辨率。
因为要到达软件无线电传输规范的调制器规划，经过核算得到频率字的取值。设基带码元速率为1kHz，体系采样频率为32MHz，即对每个码元采样32个点，要到达一个中频载频取中频载频为：f1=600k，f2=1M，取N=232，依据式(5)，可得其频率操控字别离为：Key1=80000000；key2=134000000；取起伏操控字key5=233。对此体系进行仿真验证。
5． 体系仿真及硬件完结。
依照图3所示的调制器结构在Simulink中完结仿真体系的建立，并对其进行体系级仿真，施加适宜的鼓励．增加适宜的调查区间，在模型窗口挑选Simulink菜单，再选Start项仿真。双击Scope 模块，别离得到FSK、PSK、ASK仿真波形，如图4。
FSK模型(key1=1，key2=1)：FSK调制载波的频率有两种，这两个频率值可经过key3和key4来设置。当输入是高电平1时，挑选的频率是key4，在正弦查找表ROM中取数据作为输出；当输入为低电平0时，挑选的频率值为key3，在正弦查找表ROM中取数据作为输出。
PSK模型(key l=0，key2=1)：由两个ROM来完结，一个正弦查表，另一个余弦查表。它的调制载波频率也是由key3来设置的。当输入信号为高电平l时，挑选正弦查表ROM中的数据输出；当输入信号为低电平0时，挑选余弦查表ROM的数据作为输出。
ASK模型(kev1=O，key2=O)：调制载波的频率是由key3来设置。当输入信号伟为高电平1时，挑选DDS中的正弦信号作为输出，而当输入信号为低电平O时，挑选一个常量值作为输出，然后完结
ASK调制。
经过Simulink体系级仿真后对模块进行编译，这在Simulink中主动完结后续的归纳、时序剖析等操作。经过SignalComplier(如图4)把Simulink的模块文件(．mdl)转化成经过的硬件描绘言语VHDL文件，选定Cyclone系列芯片，并由Quartus II进行归纳、适配、时序剖析，终究得到可供下载运用的.sof文件。
翻开Quartus II，进行Cyclone系列的EP1C6Q240C8芯片，进行从头编译、仿真，下载到芯片经过D／A采样后能够从示波器中看到图3所示调制波形，经过拨码开关操控使其能完结可调的体系功用。
6．定论
该规划避免了编写繁琐的硬件描绘程序，一起避免了向ROM中填写很多的波形数据。充分利用了Matlab中Simulink的DSP Builder 东西箱的图形化界面建模、体系仿真功用，一起又差异于彻底图形化的办法。针对第二代RFID的规范中混频是从600KHz-4MHz中频上变频，数据速率根本上是1200bps、2400bps，文中的依据软件无线电的调制器所到达的600KHz、1MHz中频，数据速率到达1000bps的规划根本满意一般运用的需求。而关于怎么操控调制器的频率是下一步研讨的内容。
