在飞控组件测验时，因为被测体系与上位机有必定间隔，假如直接把遥测并行数据传送到上位机，将会呈现数据信号的衰减和信号延时问题，有可能使信号时序错位，然后达不到体系测验的要求。为此，需求研发一种数据传送总线变换器，用来完结被测数据无失真的、实时的、远间隔与上位机的通讯，并能接纳上位机的操控指令，完结作业状况的长途交互。
1 数据传送总线变换器的全体规划
归纳考虑到测验体系实时性和可靠性的要求，挑选以太网口作为数据传送总线变换器与上位机的数据转发接口，以高速串口作为操控口，选用FPGA+DSP+ARM的架构作为实时信息处理渠道。
数据传送总线变换器的体系框图如图1所示。其间，FPGA作为数据预处理器，完结并行数据到串行数据的转化等数据预处理使命；DSP读取FPGA处理后的数据并完结数据紧缩的使命；ARM作为中央处理操控器，首要完结从DSP体系中读取现已编码好的数据并经过以太网口完结与上位机的实时通讯使命。上位机依照数据传输协议、产品的数据遥测协议解调出各类物理变量，记载并存储。测验人员经过上位机完结作业状况的长途操控与各种信息交互使命。
在该体系中选用了FPGA+DSP+ARM的高端架构，可是衡量一个体系的全体功用不只要看所运用的器材和所完结的功用，还要看各个器材之间的接口方式。在FPGA+DSP+ARM的信息处理渠道上，三者之间的接口方式将决议整个体系的功用。为满意实时的信号处理使命，在挑选DSP芯片时，不只要考虑DSP芯片的处理速度，还要考虑DSP芯片与FPGA、ARM的接口才能，挑选带有EMIF和HPI接口的DSP使其与FPGA、ARM无缝衔接成为该体系规划的要害一环。
2 器材选型
在该数据传送总线变换器中，FPGA选用Xilinx公司最新推出的低成本现场可编程门阵列Spartan-3E 系列中的XC3S500E。XC3S500E包含有20个Block RAM，每个RAM块中的18 KB的模块存储器，是彻底同步、真实的双端存储器。用户可独登时从每个端口读出或向每个端口写入（但同一地址不能一起进行读和写）。别的，每个端口都有一个独立的时钟，对每个端口的数据宽度都可以独立进行装备。
ARM芯片选用Samsung公司的S3C4510B。S3C4510B是根据以太网运用体系的高性价比16/32 bit RISC微操控器，内含一个由ARM公司规划的16/32 bit ARM7TDMI RISC处理器核。除了ARM7TDMI核以外，S3C4510B还有许多重要的片内外围功用模块，其间就有一个以太网操控器，用于S3C4510B体系与其他设备的网络通讯[1]。
DSP芯片选用TI公司的TMS320C6416。TMS320C6416是TI公司推出的高速定点DSP，它具有处理才能强壮的CPU、高达1 MB的RAM、丰厚的外设接口。外设包含CPU拜访外围设备供给无缝接口的灵敏的外部存储器接口EMIFA和EMIFB，一个使得DSP很简单经过PCI接口无缝衔接到一个具有PCI功用的外部主CPU上的PCI接口，一个16/32 bit宽的异步并行接口HPI（和PCI共用相同的引脚），一个供给64 bit数据通道拜访的增强型EDMA等。其高速的处理速度满意体系的实时性要求，并能完结与多种外设无缝衔接。
3 硬件规划
3.1 ARM与DSP的接口电路
3.1.1 DSP TMS320C6416 HPI描绘
TMS320C6416集成有一个16/32 bit宽主机接口HPI，HPI经过复位时的自举和器材装备引脚HD5挑选选用HPI16仍是HPI32。HPI具有两条地址线HCNTRL[1:0]，担任对HPI的内部寄存器进行寻址。HPI只要3个32 bit内部寄存器，分别是操控寄存器HP%&&&&&%、地址寄存器HPIA和数据寄存器HPID。用户只需对上述3个寄存器进行相应的读写操作，就能完结对DSP内存空间的拜访[2]。
3.1.2 S3C4510B与TMS320C6416的接口电路
因为S3C4510B中没有彻底符合TMS320C6416 HPI接口时序的外部接口可以直接运用，因而选用S3C4510B中时序最接近HPI接口时序的外部I/O接口与TMS320-C6416进行衔接。TMS320C6416与S3C4510B接口电路如图2所示。TMS320C6416与S3C4510B经过独自的32 bit数据线HD0~HD31和8条操控线进行衔接。
S3C4510B经过HPI接口拜访DSP内部的RAM以及其他外部资源。在整个ARM微处理器与DSP芯片经过HPI接口通讯和数据交换的过程中，除了中止ARM和铲除ARM发过来的中止需求DSP自身参加外，其他操作DSP都处于被迫的位置，简直不必进行其他的操作。所以关于ARM来说，DSP体系单元就相当于一片外接的SDRAM。
在TMS320C6416中，HPI、GP[15：9]、PCI、EEPROM、McBSP2共用了一组引脚，DSP在复位时经过锁存PCI_EN和McBSP2_EN引脚的值来挑选运用何种外设。在该体系中，将这两个使能引脚都拉低。
3.2 FPGA与DSP的接口电路
3.2.1 DSP TMS320C6416 EMIF描绘
TMS320C6416对外有2个EMIF总线接口，分别是64 bit的EMIFA和16 bit的EMIFB。EMIFA接口具有与8、16、32、64 bit体系接口的功用，EMIFB接口端口支撑8 bit和16 bit体系[3]。EMIFA为64 bit存储器总线，分红ACE0~ACE3 4个存储空间，每个存储空间可以独立装备，无缝接口具有多种类型的存储器，如SRAM、Flash RAM和DDR RAM等。
3.2.2 FPGA与TMS320C6416的接口电路
在该体系中，选用DSP TMS320C6416 EMIFA接口衔接到FPGA的办法完结DSP与FPGA Block RAM的无缝衔接。FPGA的双端Block RAM的一端以存储器形式与DSP通讯，另一端与内部FPGA逻辑通讯[4]。
鉴于EMIF具有灵敏的时序参数，只需求很少的FPGA逻辑，因而，只需最低极限的规划作业，FPGA就可以用做DSP协处理器。图3 所示为TMS320C6416与FPGA的接口电路。
4 体系软件规划
4.1 嵌入式操作体系
在该数据传送总线变换器中，实时数据紧缩的使命由DSP完结。ARM S3C4510B完结与PC之间的以太网通讯，其软件完结所要求的实时性、可靠性和复杂性使得挑选一种带有TCP/IP协议包的嵌入式实时操作体系成为必需，而μCLinux是一个带有完好的TCP/IP协议的操作体系，在μCLinux中参加实时RT-Linux模块以满意对嵌入式操作体系的实时性要求。
4.2 驱动和运用程序的开发
根据μCLinux操作体系的硬件驱动和运用程序的开发是在穿插编译环境中进行的,首先在PC机上开发，然后移植到方针机上进行调试并终究固化到方针机上。所开发的硬件驱动有以太网卡操控器驱动、LCD驱动、HPI驱动等驱动程序。体系软件结构如图4所示[5]。
在μClinux操作体系上运转三个使命：读取紧缩数据、经过以太网发送数据、接纳和履行来自远端PC机的指令。其间读取DSP紧缩数据使命对实时性有要求，它经过中止处理程序来完结，而其他的两个使命则经过用户进程来完结。以太网发送数据的使命和读取紧缩数据的使命同享一个缓冲区，经过ioctl函数在其间传递缓冲区双向链表的地址。所以需求为数据处理模块上的通讯接口HPI注册一个驱动程序，注册驱动程序的函数是：
result=register_chrdev(HPI_MAJOR,hpi,hpi_fops)
驱动程序的首要结构如下：
struct file_operations hpi_fops=
{
owner: THIS MODULE,
open: hpi_open,
read: hpi_read,
write: hpi_write,
ioctl: hpi_ioctl,
mmap:hpi_mmap,
release:hpi_release,
};
HPI驱动程序编写完结后，将驱动程序源代码置于../linux-2.4.x/driver/char目录下，一起修正同级目录下的Makefile，在../linux-2.4.x/driver/char/Makefile中参加Obj_y +=hpi.o
一起，为了可以在?滋Clinux启动时主动初始化此字符设备，还需求修正 ../linux-2.4.x/driver/char/men.c文件，在其间参加：
(1)新增加的字符驱动程序初始化函数声明：extern void hpi_init(void);
(2)在字符设备一致初始化函数int _init chr_dev_init(void)中调用新设备的初始化函数，需求在int _init chr_dev_init(void)中参加句子：hpi_init();
在函数int _init chr_dev_init(void)中，字符设备的初始化函数将被一致调用，并完结字符驱动file_operations数据结构的注册，初始化之后就可以运用HPI字符设备了。
本文所规划数据传送总线变换器，不只处理了因为传输间隔远而引起的信号畸变问题，并且满意了信息传递的实时性要求，一起具有网关功用和嵌入式Web功用，能保证体系安全接入Internet。
