S3C2440-LCD根底

首要了解TFT LCD的时序，每个VSYNC信号表明一帧数据的开端，每个HSYNC表明一行数据的开端，不管这些数据是否有用，每个VCLK表明正在传输一个像素的数据，不管它是否有用。VSPW称为笔直同步信号的脉宽，VBPD称为笔直同步信号的后肩，VFPD称为笔直同步信号的前肩。HSPW称为水平同步信号的脉宽，HBPD称为水平同步信号的后肩，HFPD称为水平同步信号的前肩。检查时序图，VSYNC信号有用时，表明一帧数据的开端，VSPW表明VSYNC信号的脉冲宽度为（VSPW+1）个HSYNC信号周期，即(VSYNC+1)行，这（VSPW+1）行的数据无效。VSYNC信号脉冲之后，还要通过（VBPD+1）个HSYNC信号周期，有用的行数据才呈现。所以，在VSYNC信号之后，一共还要通过（VSPW+1+VBPD+1）个无效行，第一个有用的行才会呈现。随后即宣布（LINEVAL+1）行的有用数据，随后是(VFPD+1)个无效行。HSYNC的相似。不过是以VCLK信号周期为单位。然后首要便是装备5个LCD操控寄存器，3个帧缓冲区开始地址寄存器。留意HSYNC和VSYNC信号，CPU宣布的是正脉冲，LCD需求的是负的，所以极性取反，INVVLINE和INVVFRAME置1。M5D宏是用来取低21位。有一些右移一位的操作，首要是进行字节和半字地址的转化。LCD中需求的半字地址，帧缓冲区最低位是A[1]。BSWP和HWSWP是字节和半字交流，首要是处理巨细端问题，假如输出的汉字反了，置这个位为1。volatile U32 LCD_BUFFER[240][320];这个是设的帧缓冲区，即视口，是帧内存的一部分，这个程序中，帧内存和帧缓冲区相同大。帧内存在SDRAM中，相当于显存。只要向帧缓冲区中写入数据，LCD的DMA操控器会主动将数据从总线发到LCD驱动器。在VCLK的上升沿发送数据，在VCLK的下降沿，LCD驱动器承受数据。BPP24BL是设置LCD的显现形式为24BPP时，一个4字节中哪3个字节有用。PAGESIZE是帧缓冲区的水平宽度，OFFSET是一行剩余的长度。VD[23]”VD[0]，是24根数据线，即RGB信号线。