滤波器是一种用来消除搅扰杂讯的器材，可用于对特定频率的频点或该频点以外的频率进行有用滤除。它在电子领域中占有很重要的位置，在信号处理、抗搅扰处理、电力体系、抗混叠处理中都得到了广泛的运用。而关于程控滤波器，该体系的最大特色在于其滤波形式能够程控挑选，且-3 dB截止频率程控可调，相当于一个集多功用于一体的滤波器，将有更好的运用远景。此外，体系具有幅频特性测验的功用，并经过示波器显现频谱特性，可直观地反响滤波效果。
1 计划证明与挑选
1.1 可变增益扩大模块的规划与证明
计划1：数字电位器操控两级INA129级联。用FPGA操控数字电位器DS1267使其输出不同的阻值，作为高精度外表扩大器INA129的反应电阻。经过操控数字电位器来改动INA129的扩大倍数，然后完结扩大器的增益可调。
计划2：选用可变增益扩大器AD603完结。可变增益扩大器内部由R-2R梯形电阻网络和固定增益扩大器构成，加在其梯型网络输入端的信号经衰减后，由固定增益扩大器输出，衰减量是由加在增益操控接口的参阅电压决议；可经过单片机操控，由DAC发生准确的参阅电压操控增益，然后完结较准确的数控。
因为输入的正弦小信号振幅10 mV，电压增益60 dB，10 dB步进程控可调，且电压增益差错不能大于5%.对精度而言两个计划都可完结，在AD603后再加一级扩大也可完结60 dB的扩大倍数。但数字电位器内部结构杂乱，有电容影响，后级接运放后会带来意想不到的成果，因而选用计划2。
1.2 滤波器模块的规划与证明
计划1：选用数字滤波器。运用MATLAB的数字滤波器规划FIR或许IIR滤波器。数字滤波器具有精度高，截止特性好等长处。可是FIR滤波器会占用太多FPGA资源，IIR滤波器规划时作业量大且安稳性不高，且要使截止频率可调，有必要运用不同的参数，规划起来软件量比较大。
计划2;选用无源LC滤波器。运用电感和电容能够建立各种类型的滤波器。参照滤波器规划手册上的相关参数，能够比较容易地规划出抱负的滤波器。可是假如要截止频率可调，只需改动电感电容参数，硬件会非常杂乱。
计划3：选用集成的开关电容滤波器芯片。开关电容滤波器是由MOS开关、MOS电容和MOS运算扩大器构成的一种大规模集成电路滤波器。其开关电容组在时钟频率的驱动下，能够等效成一个和时钟频率有关的等效电阻。当用外部时钟改动时，等效电阻改动，然后改动了滤波器的时刻常敦，也就改动了滤波特性。开关电容滤波器能够直接处理模仿信号，而不用像数字滤波器那样需求A/D、D/A改换，简化了电路规划，提高了体系的可靠性。
综上所述，本体系选用计划3，运用集成芯片MAX297完结低通滤波器，运用LTC1068完结高通滤波器；选用计划2，运用无源LC滤波器技能来完结四阶椭圆低通滤波器。
2 体系全体规划计划及完结方框图
本体系以单片机及FPGA为操控中心，由可控增益扩大模块、程控滤波模块和幅频特性测验模块构成。体系框图如图1所示。输入振幅为1 V的信号经分压网络衰减后变成振幅10 mV的小信号，经OPA690前级扩大2倍，一起起到阻抗改换和阻隔的效果。与此一起由AD9851发生一设定频率的正弦信号，经过模仿开关挑选一道送到后级。信号由程序操控AD603进行0~60dB的可调增益扩大后，送入滤波模块。滤波模块包含低通、高通、椭圆滤波器，其间低通、高通由程序操控-3 dB截止频率在1~30 kHz规模内可调，步进1kHz.椭圆滤波器截止频率50 kHz.再经过模仿开关挑选某一特定滤波信号输出，经有用值检波和A/D转化后送入FPGA进行幅频特性的测验，再用两块DAC0800完结幅频特性曲线的显现。
图1 体系全体框图
3 首要功用电路规划
3.1 扩大模块
扩大模块的详细电路如图2所示。榜首部分是一个分压网络，其间前4个电阻将输入信号衰减100倍，并与信号源内阻一起构成51Ω阻抗，后边的51Ω为匹配电阻。第二部分选用OPA690将小信号扩大2倍，一起起到阻抗改换和阻隔的效果。因为AD603输入阻抗为100Ω，所以在后边串接一个100 Ω的电阻进行匹配。第三部分即为AD603可变增益扩大，它的增益跟着操控电压的增大以dB为单位线性添加。1脚的参阅电压经过单片机进行运算并操控DAC芯片输出电压来得到，然后完结准确的数控。增益G（dB）=40VG+G0，其间VG为差分输入电压，规模-500~500mV;G0是增益起点，接不同反应网络时也不同。在5、7脚直接一个5kΩ的电位器，然后改动。
图2 扩大模块
3.2 高通滤波模块
LTC1068是低噪声高精度通用滤波器，当其用于高通滤波时，截止频率规模1 Hz~50 kHz，并且直至截止频率的200倍都无混叠现象。因为LTC1068的4个通道都是低噪声、高精度、高功能的2阶滤波器，因而每个通道只需外接若干电阻就能够完结低通、高通、带通和带阻滤波器的功用。详细电路如图3所示。其间B端口Q值0.57，A端口Q值约为1.在电路的调试中发现，A口的Q值需比B口Q值大，不然信号在截止频率处幅值会有上翘。
图3 LTC1068高通滤波
LTC1068的时钟频率与通带之比为200:1，因为LTC1068内部对时钟信号CLK二倍频，所以当截止频率最小为1 kHz时，内部时钟频率其实为400kHz，故在LTC1068后边再加一个截止频率为450kHz的低通滤波器以滤除分频带来的噪声及高次谐波。
3.3 低通滤波模块
用MAX297完结低通滤波器。开关电容滤波器MAX297能够设置为8阶低通椭圆滤波器，阻带衰减为-80dB，时钟频率与通带频率之比为50:1.经过改动CLK的频率，即可满意滤波器-3 dB截止频率在1~20kHz规模内可调，步进1 kHz的要求。
在运用MAX297时要注意的是，当信号频率和采样辨率同频，开关电容组在电容上各次采到相同的崎岖为信号幅值的信号，相当于输入信号为直流的状况，使滤波器输出一个直流电平。同理，当信号频率为采样频率的整数倍时，也会呈现相同的现象。为此，在其前面，要添加模仿低通滤波器，把采样频率及其以上的高频信号有用地扫除。故又用一级MAX297，截止频率设置为50kHz.其间时钟频率设置为2.5 MHz.在其后边，也要添加低通滤波器，其截止频率为150 kHz，以滤去信号的高频重量，使波形愈加滑润。详细电路如图4所示。
图4 MAX297低通滤波
3.4 四阶椭圆低通模块
体系要求制造一个四阶椭圆型低通滤波器，带内崎岖≤1 dB，-3 dB通带为50 kHz，选用无源LC椭圆低通滤波器来完结。用Filter Sol ution模仿仿真滤波器，随后在MulTIsim中再模仿仿真并调整电容、电感的参数使其为标称值。此外，在椭圆滤波器前后接射级跟从器防止前后级影岣。详细电路如图5所示。
图5 椭圆低通模块
4 体系软件规划
体系软件规划由单片机和FPGA组成，用户能够经过界面的显现挑选高通、低通和椭圆滤波器，能够设置截止频率，一起能够显现幅频曲线。其间单片机首要完结用户的输入输出处理和体系操控，FPGA首要完结的功用有：操控AD9851发生扫频信号、操控滤波器截止频率的时钟信号的发生以及操控两块D/A以显现幅频特性曲线。程序流程图如图6所示。
图6 程序流程图
5 测验计划与测验成果
5.1 扩大器测验
扩大器输入端的正弦信号频率为10 kHz，振幅为10 mV，设定增益巨细分别为10、20、30、40、50、60dB，用示波器丈量实践输出幅值，核算出实践增益，其差错小于1%.此外，测得扩大器通频带为1~200kHz。
5.2 低通、高通滤波器测验
将扩大器增益设置为40dB，滤波器设置为低通滤波器，预置滤波器截止频率在1~30 kHz规模，步进为1kHz.用示波器丈量实践截止频率，核算相对差错小于1.5%，且2fc处的电压总增益小于20dB.高通滤波器测验办法同理。
5.3 椭圆滤波器测验
扩大器增益设置为40 dB，用示波器丈量实践-3 dB截止频率和200 kHz处的总电压增益。测得fc=50.0kHz，在150 kHz处崎岖就已简直衰减到0.
5.4 幅频特性与相频特性测验
丈量低通、高通滤波器的频率特性，在示波器上显现其幅频特性曲线，与所设置的滤波形式及截止频率相符。
6 结束语
本体系扩大器增益规模10~60 dB，通频带1~200 kHz，增益差错小于1%.滤波器截止频率规模1~30kHz，差错小于1.5%.椭圆滤波器截止频率差错为0，在150 kHz处崎岖简直衰减到0.差错首要于时钟频率，当截止频率为20 kHz的时分，所需最高的时钟频率为2MHz，不能确保很好的时钟沿，并且时钟频率也不可能准确地操控，以及扩大器的非线性差错。此外，运用DAC0800和有用值检波电路完结了幅频特性测验仪，体系全体功能杰出。整个体系在单片机和FPGA的有机结合、协同操控下，作业安稳，丈量精度高，人机交互灵敏。
