跟着数字技能的前进，高速、超大规模集成电路广泛运用， 3G 移动终端 基带信号 处理体系正朝着灵敏、高度集成化、模块化、通用化的方向开展。基带信号处理器是数字技能与通讯技能相结合的产品，它能灵敏处理数字基带信号，调制无线信号以便完结同通讯网络体系前端基站的无线通讯。文章规划了一种依据先进微处理器（ARM）、数字信号处理（DSP）和现场可编程门阵列（FPGA）体系结构的3G移动终端基带信号处理器。这种体系结构的长处在于当供给更能满意客户需求的先进处理器时，整个体系简单集成，并且可以经过软件办法便利地添加功用，而不必定制只读存储器（ROM）编码的新芯片。一起体系运用软件完结联合检测和信号解码功用，经过软件更新轻松完结对体系的任何晋级，无需硬件修正。
1 规划思路
跟着实时数字信号处理技能的开展，ARM、DSP和FPGA体系结构成为3G移动终端完结的首要办法。本文的规划经过ARM对方针及环境进行建模、运算，生成网络协议仿真数据库，运用DSP进行数据调度、运算和处理，最终构成所需的调幅、调相、调频等操控字，经过FPGA操控收发器芯片发生射频模仿信号。运用数字芯片之间的通用性，ARM与DSP间的通讯，不仅能实时处理接纳和发送的数据，还可以习惯不同移动网络的具体要求，一起便利加载新的程序。FPGA数字频率组成技能以其在频率捷变速度、相位连续性、相对带宽、高分辨率以及集成化等方面的优异功用，为 3G移动终端射频信号模仿的完结办法供给了挑选。
2 硬件完结
本体系首要部分是ARM主控模块、DSP实时数据处理模块和FPGA信号生成模块。ARM主控模块完结物理层与协议栈的通讯，接纳高层的指令，履行相应的使命。如协议栈需求在某些子帧中的某个或几个上行时隙发送数据到核心网，在某些子帧中的某个或几个下行时隙接纳核心网的数据，这时把一切的指令和数据都存放在同步动态随机存储器（SDRAM）中，然后告诉DSP去履行。DSP实时数据处理模块得到数据和指令后，首要处理发送数据，对数据进行信道编码调制、CRC附着、交错、扩频调制等，然后处理接纳数据，如信道估量、去搅扰、CRC校验、信道解码、解扩、唯特比解码等。FPGA为信号生成模块，办理26 M时钟，进行分频的使命，操控模仿基带（ABB）的主动发送功率操控（APC）、主动接纳增益操控（AGC）、主动频率操控（AFC）等，一起也实时操控射频（RF）的作业。当DSP中的一些算法十分安稳后，可以用FPGA来完结这些算法，削减DSP的处理担负。其硬件电路如图1所示。
2.1 接口
ARM与DSP的数据交流是经过双口随机存储器（RAM）来完结的，即图1中的SDRAM，起到上下行操控指令、参数和数据等缓存和交流的效果。这儿收发双口RAM数据线的位数巨细为16 bit， SDRAM 存储巨细为128 M。硬件中止信号线8（INT8）与硬件中止信号线9（INT9）每5 ms互相发生一次，等于TD-SCDMA空口信号的子帧中止，一起也可以作为ARM与DSP的操控指令、呼应来完结ARM与DSP之间的通讯。
FPGA的首要的接口有data_out［15:0］接口，与数模转换器（A/D）接口和与RF接口。
data_out［15:0］接口用来输出FPGA运算的成果，与DSP的数据总线挂接在一起，在FPGA内部设置一个三态门，开门信号便是 FPGA的片选信号CE。当CE不选通的时分，三态门输出为高阻情况，不会影响DSP的数据总线。在每一个样点距离的时刻内，FPGA运算出相关值的实部和虚部，将它们别离锁存在4个16 bit的锁存器中，并将与DSP相连的data_ready信号置高电平，表明数据现已准备好。DSP检测到data_ready为高后会进行读操作，用地址总线的高几位发生出片选信号将FPGA选通，经过地址总线的低两位A0、A1来挑选4个锁存器的其间一个，顺次读取实部和虚部两个32位数的高16位和低16位。FPGA内部会对DSP的读操作计数，承认数据分4次读出后，则将data_ready置低，直到下一次运算结束后再举高。FPGA的频率、相位和起伏操控字的设置和操控信号的发生由TMS320C5510完结，FPGA可以看作是异步存储设备与TMS320C5510的外存储器接口 （EMIF）相连，EMIF选用32 bit总线。
与数模转换器（A/D）接口的A/D一端衔接ABB，另一端衔接FPGA，传输要发送的数据和移动网络接纳的数据。在与A/D的接口部分中，有 3个输入端RIF、PS和CLK。RIF用来串行输入A/D转换来的样点值；PS为帧同步信号，它在输入到FPGA后用来驱动FPGA内部的整体操控模块；CLOCk为移位时钟，它操控A/D与FPGA之间数据串行传输的移位。
与RF接口首要是用来操控发送和接纳RF芯片作业。
2.2 主控模块
主控模块担任操控和和谐各种作业，ARM选用TI公司出产的开放式多媒体运用渠道（OMAP）微处理器，经过集成锁相环倍频体系主频可以到达 66 MHz，最大外部存储空间可达256 MB，片上资源丰富，外围操控能力强性价比高。由它操控DSP模块接纳网络发送的指令及参数，完结无线自在的协议通讯。
2.3 实时数据处理模块
实时数据处理模块［1］经过同享内存与ARM完结发送的指令、传输参数和数据，依据设定的 移动终端 作业情况，如Cell Search、随机接入进程（RA）、专用操控信道（DCCH），及方针、环境的实时动态核算FPGA的操控字。一起也经过同享内存上报从网络接纳的数据和信息传输给ARM；经过锁存器向处理板供给控衰减操控信号完结睡觉，来到达省电。DSP选用TI公司C5000系列中的TMS320C5510，体系时钟达600 MHz，数据处理速率可以到达4 800 MIPS。供给32/16 bit主机口，具有两个独立的外部存储器接口，其间EMIF支撑64 bit总线宽度。
2.4 FPGA模块规划
本文的规划选用StraTIx系列芯片，内嵌多达10 Mbit的3种RAM块：512 bit容量的小型RAM、4 KB容量的规范RAM、512 KB的大容量RAM。FPGA模块具有True_LVDS电路，支撑低电压差分信号（LVDS）、低电压正射极耦合逻辑（LVPECL）、准电流形式逻辑 （PCML）和超传输形式（HyperTranport）差分I/O电气规范，且有高速通讯接口。本规划供给了完好的时钟办理计划，具有层次化的结构和多达12个锁相环（PLL）。StraTIx系列运用的开发软件是ALTEra公司供给的新一代开发软件QUARTus II。
该系列芯片的最大特征是内嵌硬件乘法器和乘加结构的可编程DSP模块，适用于完结高速信号处理。这种DSP模块是高功用的嵌入算术单元，它可以装备为硬件乘法器、加减法器、累加器和流水线寄存器。Stratix系列具有多达28个DSP模块，可装备为224个嵌入乘法器，可以为大数据吞吐量的运用供给灵敏、高效和有价值的计划。这些DSP模块可以完结多种典型的DSP功用，如有相关器、限冲击呼应（FIR）滤波、快速傅立叶改换（FFT）功用和加密/解密功用等，其间相关器算法规划是各种其他算法完结的根底和根本组成部分。
移动终端体系接纳到的射频信号经过前端预处理后，送到A/D采样，然后经过串行办法输出样点值到FPGA［2］。每个样点值是用10 bit的二进制补码表明的，需先经过一个串/并转换器转化为宽度为10 bit的并行信号。首要样点值要进行的是希尔波特改换，希尔波特改换有多种完结办法，这儿选用一个129阶的滤波器来完结，滤波器的抽头系数由 MATLAB函数Remez发生，得到与其正交的另一路信号；然后以这两路信号别离作为实部和虚部，与本地序列进行相关运算，将相关值的实部和虚部送给 DSP做后续处理。这样，DSP才可以经过先对相关值求模，然后对模值呈现的峰值的距离、幅值和数目等信息进行判别和进一步处理，来确认是否捕捉到信号。相关器算法FPGA规划的内部结构框图如图2所示。
2.5 PFGA与RF的接口、总线及时序操控规划
FPGA与RF的接口、总线及时序操控规划如图3所示。
为了添加信道容量、改进带宽功率，TD-SCDMA经过运用上行链路（反向链路）同步、软件无线电和智能天线的技能将时分双工（TDD）与 CDMA结合起来。TD-SCDMA要求手机的射频部分具有快速的切换时刻、高的动态规模以及发送机和接纳机部分的高线性度。MAX2410是一个完好正交发射器，它由一个正交调制器、可变增益IF和RF放大器组成。MAX2309是一种为依据CDMA的单频单模蜂窝电话体系规划的IF接纳机，其输入频率规模经过优化到达70 MHz~300 MHz，在35 dBm增益下达-33 dBm，在-35 dBm增益下达+1.7 dBm。FPGA操控RF首要经过4个RF操控寄存器：A word寄存器、 B word寄存器、 C word寄存器和 D word寄存器。
3 软件完结
移动终端软件包括运用层软件、通讯协议软件和物理层软件3部分。
运用层软件LAY 4-7：包括人机界面（MMI）和体系运用层协议（S/W）部分，MMI为移动终端运用者接口，S/W相似移动终端的操作体系。
通讯协议软件LAY 2-3：该部分软件较大，首要为通讯协议，首要确保无线通讯体系可以在各种情况顺利互通。
物理层软件LAY 1：担任和谐DSP、其他硬件和软件。物理层软件的规划将能完结节能的特性、多资源、多时隙的处理、数据包和对其他网络体系的监测。在规划物理层软件时的还要对相邻小区的监测，特别是当相邻小区间互相还没有同步的时分。
移动终端 软件各个模块首要完结与硬件的对应联系如下：
运用层软件LAY 4-7和通讯协议软件LAY 2-3软件的完结首要是在ARM中完结，假设LAY 4-7需求一些特别高要求的运用时，可以再添加相应的硬件模块，而不影响原有的架构，如添加高要求多媒体的处理和播映；物理层软件LAY 1首要在DSP和FPGA中完结。
在软件编程时ARM和DSP可以运用C言语来完结，运用的调试东西为CCS软件，当DSP中有一些算法十分成熟后，移动通讯对这块的实时性要求比较高时，应该用汇编言语来完结，在FPGA中可以用VHDL言语来完结。在编程是首要尽量界说好各个功用模块的使命，然后界说好各个功用模块的接口参数等，在可以不必全局变量的时分尽量不必。
另一个首要应战是在TD-SCDMA终端里完结联合检测算法，特别是关于算法的时刻优化。DSP和FPGA之间的使命分配上要有一个合理和谐的分工，这样可以最大极限的发挥这两个处理器的功用。在实践软件编程中，算法程序核算量大、编码延时过长，因而
需求在确保质量的前提下对算法进行优化。在满意精度要求下，进一步将算法简化，粗化查找规模来下降核算量；关于高档言语程序代码，用混合汇编、去除嵌套循环等办法进行代码优化，进步代码功率。
4 结束语
本试验研讨是在南昌大学自然科学基金Z03333的赞助下完结的。该体系很好的完结了 3G 移动终端处理功用，但实践环境比仿真环境更杂乱，需求给出解决办法，然后再验证。现在该计划完结了384 kb/s作业，运用3个时隙（每个时隙128 kb/s）；完结了依据高速下行分组接入（HSDPA）技能进步数据速率，它相似于WCDMA和CDMA2000规范所供给的速率。开发的3G芯片组可以满意顾客关于改进功用和功用的要求，一起又坚持了相同或更低的价格。
