自从人类发明晰转轮，咱们就期望了解怎么经过改动精度进步转轮滚动功率。在曩昔几个世纪，科学家和工程师现已研发了许多办法来完成此方针，期间轮-轴体系的根本原理得到了广泛运用，从轿车、音量旋钮、各种机械方法的齿轮到粗陋的手推车，简直每种机械体系均选用了这一原理。
经过多个年代的探究，人们发现让转轮高效工作的最重要因素并非转轮自身（为何不完全改造它呢？），而是转轮的轴角。现在丈量和优化轴角的最有用办法是选用视点传感器。现有许多种视点传感器都可以经过轮轴监控和改善促进轮周功率优化；但假如合作运用FPGA，您就可以取得十分明显的作用，一同可以进步很多运用中的轮轴/轮周功率。
在具体介绍工程师们怎么最佳运用赛灵思FPGA到达上述意图之前，先让咱们简略回忆一下视点传感器的部分根本原理。现在得到广泛运用便是编码器和分解器这两类视点传感器。
编码器和分解器的类型
编码器分为增量和肯定两个根本类别。增量编码器可以监控轮轴上的两个方位，并且可以在轮轴每次经过这两个方位时发生A或B脉冲。独立的外部电动计数器然后从这些脉冲解读出转速和旋转方向。尽管适用于很多运用，可是增量式计数器的确存在某些缺乏。例如，在轮轴停转情况下，增量编码器在开端运转之前有必要首要经过调回到某个指定校准点来完成自身校准。别的，增量式计数器易遭到电气搅扰的影响，导致发送到体系的脉冲不精确，从而形成旋转计数过错。不仅如此，许多增量编码器归于光电器材 – 假如对方针运用有影响，则无法用于辐射风险区域。
图1 – 分解器转子鼓励
分解器绕组
ROTOR：转子 STATOR：定子
肯定编码器是监控轮轴旋转计数和方向的传感器体系。在依据肯定编码器的体系中，用户一般把转轮衔接到具有电触头或光电基准的轮轴。在轮轴运转时，依据肯定编码器的体系会记载旋转和运转方向，一同发生易于转化成代码（最常见的是二进制码或格雷码）的并行数字输出。肯定编码器的优势在于只需求校准一次（一般是在工厂中校准），而无需每次运用前都校准。此外，肯定编码器一般比其它编码器更牢靠。不过，肯定编码器一般很贵重，并且它们不利于进行并行数据传输，尤其是在丈量其读数的电子体系间隔编码器较远情况下。
分解器就其自身而言是一种旋转变压器——一种输出电压与其所监控的输入轴角仅有相关的模仿器材。它是一款具有0~360旋转视点的肯定方位传感器，其直接衔接到轮轴并陈述转速和方位。分解器与编码器比较有许多优势。分解器十分稳健牢靠，可以饱尝带有尘埃、油污、极点温度、振荡和辐射的严格环境。作为一种变压器，分解器可以供给信号阻隔以及对电气搅扰的天然共模按捺。除了这些特性之外，分解器只需求四根线就可进行角数据传输，这使其可以适用于从重工业、微型体系到航空航天工业等各种运用。
无刷分解器得到了进一步改善，其无需与转子的滑环衔接。因而，这种分解器更牢靠，并且运用寿命更长。
分解器选用两种方法获取与轴角相关的输出电压。在榜首种方法中，如图1所示的转子绕组由交变信号鼓励，而输出来自两个定子绕组。因为定子是以机械方法定位到正确视点，因而输出信号起伏是经过轴角的三角正弦和余弦相关。正弦与余弦信号均具有与原始鼓励信号相同的相位；仅其起伏随轮轴的旋转经过正弦与余弦进行调制。
图2 – 分解器数字转化器（RDC）方框图
图中文字如下：
ROTOR REFERENCE：转子基准
STATOR INPUTS：定子输入
COSINE MULTIPLIER：余弦乘法器
SINE MULTIPLIER：正弦乘法器
UP /DOWN COUNTER：递加/递减计数器
LATCHES：锁存器
DETECTOR：检测器
ERROR：差错
INTEGRATOR：积分器
VELOCITY：速度
DIGITAL ANGLE：数字视点
WHEN ERROR = 0：当差错=0
在第二种方法中，定子绕组由相位正交的交变信号鼓励。然后在转子绕组中感应电压。绕组的起伏和频率固定，但其相移随轴角改变。
分解器可以放置到需求丈量视点的方位［2］。而电子设备一般指的是分解器数字转化器（RDC），可以放置到需求丈量数字输出的方位。分解器的模仿输出（含有轮轴角方位信息）然后经RDC转化成数字方法。
典型RDC的功用
一般来说，分解器的两个输出会运用到RDC的正弦与余弦乘法器［3］。这些乘法器结合正弦和余弦查找表以及函数构成乘法数模转化器。图2显现了其功用。
暂时假定开端时递加/递减计数器的当时状况是一个代表实验视点（trial angle）ψ的数值。转化器设法调整数字视点ψ，使其一向等于并盯梢所丈量的模仿视点θ。
分解器的定子输出电压为：
V1= V sinωt sinθ 方程1
V2= V sinωt cosθ 方程2
其间θ是分解器转子的视点。数字视点ψ运用到余弦乘法器，其余弦乘以V1得出下式：
V sinωt sinθ cosψ 方程3
数字视点ψ别的还运用到正弦乘法器，乘以V2得出下式：
V sinωt cosθ sinψ 方程4
这两个信号由差错放大器相减求得出波形的差错信号：
（V sinωt sinθcosψ – V sinωt cosθ sinψ） 方程5
V sinωt （sinθ cosψ- cosθ sinψ） 方程6
依据三角恒等式，其简化为：
V sinωt ［sin （θ -ψ）］ 方程7
图3 – SD-14620方框图（单信道）
图中文字如下：
REFERENCE CONDITIONER：基准调节器
BIT DETECTOR：位检测器
“S” OPTION SYNTHESIZED REFERENCE：“S”选项归纳基准
INPUT OPTION：输入选项
CONTROL TRANSFORMER：操控变压器
GAIN：增益
DEMODULATOR：解调器
HYSTERESIS：滞后
INTEGRATOR：积分器
DC/DC CONVERTER：DC/DC转化器
14/16 BIT UP/DOWN COUNTER：14/16位递加/递减计数器
VCO & TIMING：VCO与时序
DATA LATCHES：数据锁存器
FILTER：滤波器
47μf external capacitor：47μf外部电容
图4 – OSC-15802基准振荡器方框图
图中文字如下：
QUAD OSCILLATOR：四线组振荡器
检测器选用分解器的转子电压作为基准同步解调此AC差错信号。这会发生与sin （θ -ψ）成正比的DC差错信号。
DC差错信号馈送到积分器，其输出驱动一个由电压操控的振荡器。而VCO会导致递加/递减计数器按正确方向计数，从而在一次计数中发生：
sin （θ -ψ）→0 方程8
当取得此成果，则：
θ -ψ→0 方程9
因而，
θ = ψ 方程10
因而，计数器的数字输出ψ代表着视点θ。锁存器可以在不中止回路盯梢情况下完成此数据向外部的传输。
此电路等效于2型伺服回路，因为它实践上有两个积分器。一个是累计脉冲的计数器；另一个是坐落检测器输出端的积分器。在具有稳定旋转速度输入的2型伺服回路中，输出数字字接连跟从或盯梢该输入，而无需外部导出转化。
RDC典型实例：SD-14621
SD-14621是数据设备公司（DDC）出产的小型低本钱RDC。它有两条具有可编程分辨率操控功用的信道。分辨率编程功用答应挑选10、12、14或16位形式［4］。此功用答应低分辨率高速盯梢或许更高分辨率支撑更高精度。因为其巨细、本钱、精度与多功用性，此转化器适用于高性能军用、商用及方位操控体系。
器材的运转需求一个+5V电压。转化器有两个对模仿地为±4V电压规模的速度输出（VEL A、VEL B），可用于代替转速计。为两条信道（/BIT A与/BIT B）供给两个内置测验输出，以指示信号丢掉（LOS）。
此转化器由三大部分组成：输入前端、差错处理器和数字接口。前端关于同步器、分解器和直接输入端有所不同。电子Scott-T用于同步器输入，分解器调节器用于分解器输入，而正弦与余弦电压跟从器用于直接输入端。这些放大器可以馈送高精度操控变压器（CT）。CT的另一个输入是16位数字视点ψ，其输出是两个输入之间的模仿差错视点或差分视点。CT选用放大器、交换机、逻辑电路与电容器以查准率履行SINθ COSψ – COSθ SINψ = Sin（θ-ψ）的三角函数核算。
与惯例精细电阻器比较，这些电容器按查准率运用，以取得更高精度。别的，这些电容器（与运算放大器一同用作核算元件）进行高速采样，以消除偏移和运算放大器差错。
DC差错处理进行积分运算，然后得到驱动电压操控振荡器的速度电压。此VCO与速度积分器结合在一同构成递加积分器：一种2型伺服反应回路。
基准振荡器
咱们规划中选用的OSC-15802功耗振荡器也是DDC公司供给。此器材适用于RDC、同步器、LVDT和感应式传感器运用［5］。频率与振幅输出可以分别由电容器和电阻器编程。输出频率规模介于400Hz~10kHz之间，输出电压为7Vrms。图4显现了器材的方框图。
馈送到分解器和RDC的振荡器输出用作基准信号。
FPGA的I/O电压为3.3V，而RDC的电压为5V。咱们选用电压收发器完成两个器材之间的电压兼容。
VIRTEX-5 FX30T FPGA与RDC接口
咱们在规划中选用赛灵思Virtex-5 FX30T FPGA ［6］。FPGA的I/O电压为3.3V，而RDC的电压为5V。因而咱们选用电压收发器来完成这两个器材之间的电压兼容。经过赛灵思供给的GPIO IP核与FPGA树立内部衔接，如图5所示。
为了简略起见，图5仅显现一条具有一个分解器接口的信道。您可以在本文件随附的赛灵思开发板描绘（XBD）文件找到RDC的引脚概况以及FPGA对应的专用引脚。概况见该文件榜首部分。
图5 – RDC与Virtex-5 FPGA的接口（单信道）
图中文字如下：
TRANSCEIVER：收发器
RESOLVER：分解器
REF SIGNAL：基准信号
POWER OSCILLATOR （OSC-15802）：功耗振荡器
SIGNAL CHAIN：信号链
器材驱动程序具体阐明
在本例中，FPGA选用20MHz的外部输入时钟。此FPGA具有一个运转频率为200MHz的PowerPC 440硬核。RDC的时序图见图6与图7。
图6 – INHIBIT时序
图7 – ENABLE时序
依据RDC的时序图，咱们开发、测验并验证了实践硬件的功用是否正确。器材驱动程序的实践编码包含在独自的XBD文件中。依据时序图，咱们生成了用于回路的所需推迟。在200MHz运转速率下进行处理时，每个计数都对应5纳秒的推迟。
器材驱动程序有三部分编码：RDC初始化、操控信号的生成及从RDC信道A的读取、以及操控信号的生成及从RDC信道B的读取。RDC初始化是设置信号方向和缺省值的阶段。例如，运用以下句子，信号方向将设置为从FPGA“输出”到RDC。
XGpio_WriteReg（XPAR_RESOLUTION_CNTRL_CH_A_
BASEADDR，XGPIO_TRI_OFFSET，0x000）;
下一个句子经过写入“0x3”来设置16位分辨率（即：拉高）：
XGpio_WriteReg（XPAR_RESOLUTION_CNTRL_CH_A_
BASEADDR，XGPIO_DATA_OFFSET，0x03）;
咱们现已看到，视点传感器可以协助工程师发明更好的转轮，从而规划出很多更高效的机械设备。分解器是一种尤为有用的视点传感器，只需可以与FPGA正确合作和操控，其就可以协助工程师打造出无与伦比的机械设备。
责任编辑：gt
