
一.正文前言这款产品的制作历经了三个多月,这三个多月以来,我们组除了上课时间外,都埋头于实验室,就连过年我们小组也都没能在家多呆几天,马不停蹄的就赶到了学校。在这期间我们得到了老师和学校领导的大力支.

基于verilog的FPGA编程经验总结-用了半个多月的ISE,几乎全是自学起来的,碰到了很多很多让人DT好久的小问题,百度也百不到,后来还是都解决了,为了尽量方便以后的刚学ISE的童鞋不再因为一些小
一.正文前言这款产品的制作历经了三个多月,这三个多月以来,我们组除了上课时间外,都埋头于实验室,就连过年我们小组也都没能在家多呆几天,马不停蹄的就赶到了学校。在这期间我们得到了老师和学校领导的大力支.
基于verilog的FPGA编程经验总结-用了半个多月的ISE,几乎全是自学起来的,碰到了很多很多让人DT好久的小问题,百度也百不到,后来还是都解决了,为了尽量方便以后的刚学ISE的童鞋不再因为一些小