实现数据的高速大容量存储是数据采集系统中的一项关键技术。本设计采用Altera 公司Cyclone系列的FPGA 完成了对DDR SDRAM 的控制,以状态机来描述对DDR SDRAM 的各种时序操作
1if(GetEPTxStatus(ENDP1)==EP_TX_NAK)则认为发送完成了2可以在相应端点的回调函数中,作相应的标志voidEP1_IN_Callback(void){sUSB.in=0
实现数据的高速大容量存储是数据采集系统中的一项关键技术。本设计采用Altera 公司Cyclone系列的FPGA 完成了对DDR SDRAM 的控制,以状态机来描述对DDR SDRAM 的各种时序操作
1if(GetEPTxStatus(ENDP1)==EP_TX_NAK)则认为发送完成了2可以在相应端点的回调函数中,作相应的标志voidEP1_IN_Callback(void){sUSB.in=0