本文应用Matlab／Simulink软件平台构建猝发通信系统的仿真系统模型；利用Simulink环境的图形化建模能力和功能模块库开发了同步解调模型库。
为满足SoC中JPEG静止图像实时解压缩要求，在完成JPEG解码器C语言建模的基础上，采用自顶向下的设计方法，完成了JPEG Baseline解码器设计，并在FPGA开发板上验证了设计结果。该设计与A
设计技术方面的最新进展为解决DSP设计者的独特挑战提供了令人兴奋的解决方案。由Mathworks公司提供的Simulink是一种基于数学模型的系统设计环境，为DSP设计者提供了强大的建模与仿真功能。该
为解决实时性盲信号分离的问题,基于独立分量分析的模型,设计出了NLPCA-RLS算法的IP核。利用Simulink和DSP Builder对算法中用到的乘法器、查找表、状态机等进行建模,通过Quart
分布式系统软件解决方案提供商在构建、调试和维护一系列互连应用方面面临着多重挑战。管理这些系统需要使用强大的建模功能，并需要采用多种管理界面，以满足客户的各种要求。由分布式系统提供的服务通常需要具备较高
Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可
Verilog HDL 不仅提供描述设计的能力，而且提供对激励、控制、存储响应和设计验证的建模能力。激励和控制可用初始化语句产生。验证运行过程中的响应可以作为 “ 变化时保存 ” 或作为选通的数据存储
近年来，在嵌入式领域中缺乏一个成熟的始终一贯的形式化开发方法，这已成为制约嵌入式系统发展的瓶颈之一。本文结合统一建模语言UML，对嵌入式系统开发方法进行了有益的探索研究，提出了一种基于UML的适合于嵌
随着控制器功能越来越复杂，人们对于实时设备模型在能力和细节建模程度方面的要求也越来越高。特别地，现代车辆中的激励器运行时除了仅仅开与关之外，还越来越受到制约。为此，我们选用ITI Simulation
