FPGA中的多时钟域设计-在一个SOC设计中，存在多个、独立的时钟，这已经是一件很平常的事情了。大多数的SOC器件都具有很多个接口，各个接口标准都可能会使用完全不同的时钟频率。