基于FPGA的Petri网的硬件实现-Petri网是异步并发现象建模的重要工具，Petri网的硬件实现将为并行控制器的设计提供一种有效的途径.本文在通用的EDA软件Max+PlusII中，研究了基本Petri网和时延Petrii网的硬件实现，用VHDL语言分别建立了库所和变迁元件。最后给出了一个时延Petri网系统实例，通过调用元件库中的Petri网元件，绘制了系统电路图，仿真结果证明了Petri网元件设计的正确性。
本文介绍了降低空口时延技术，通过帧结构压缩和基于OFDM符号调度的方法，以及终端自主调度，可以显著降低空口数据传输时延，另外，通过灵活的控制区域设置和高级自适应编码，进一步可以降低空口时延，从而满足不
/**************************************延时时间为：8*i+10us要求延时1msi=124时延时为1002us误差2us2msi=249时延时为20…
时延估计是雷达、声纳等领域经常遇到的一个问题，提出了利用相关计算法实现时延估计，并通过互谱插值提高估计精度。结合FPGA器件特性，运用VHDL语言编程，实现了整个相关算法。利用QuartusⅡ和Mat
相移时延如何改善DC/DC转换器性能？-本文探讨了如何使用相移时延技术来对主/从（Master/Slave）配置的多个DC/DC降压稳压器进行同步。对多个转换器进行相移可防止ON时间重叠和减小RMS电
基于FPGA的Petri网的硬件实现-Petri网是异步并发现象建模的重要工具，Petri网的硬件实现将为并行控制器的设计提供一种有效的途径.本文在通用的EDA软件Max+PlusII中，研究了基本Petri网和时延Petrii网的硬件实现，用VHDL语言分别建立了库所和变迁元件。最后给出了一个时延Petri网系统实例，通过调用元件库中的Petri网元件，绘制了系统电路图，仿真结果证明了Petri网元件设计的正确性。
语音通信中时延产生测量及减小方法-时延是语音通信中的一个重要指标，当端到端(end2end)的时延（即one-way-delay,单向时延）低于150Ms时人感觉不到，当端到端的时延超过150Ms且小于450Ms时人能感受到但能忍受不影响通话交流，当端到端的时延大于1000Ms时严重影响通话交流，用户体验很差。同时时延也是语音方案过认证的必选项，超过了规定值这个方案是过不了认证的。今天我们就讲讲时延是怎么产生的以及怎么样在通信终端上减小时延。
