
摘要 FIR滤波器的设计分为滤波器系数计算和滤波器结构的具体两个部分。为说明使用FPGA实现FIR的灵活性,文中列举了一个多阶串行FIR滤波器实例,并给出主要的源代码和相关模块的时序和功能说明,最后使

如图所示,其中心频率为F=3。4KHZ,陷波频率为F=9.5kHZ,品质因素为Q=3.4.对于高频滤波器,传递系数0。1,对于带通滤波器为1,对于低通滤波器为1,对于陷波滤波器为10,F小于等于200
摘要 FIR滤波器的设计分为滤波器系数计算和滤波器结构的具体两个部分。为说明使用FPGA实现FIR的灵活性,文中列举了一个多阶串行FIR滤波器实例,并给出主要的源代码和相关模块的时序和功能说明,最后使
如图所示,其中心频率为F=3。4KHZ,陷波频率为F=9.5kHZ,品质因素为Q=3.4.对于高频滤波器,传递系数0。1,对于带通滤波器为1,对于低通滤波器为1,对于陷波滤波器为10,F小于等于200