WiFi操控的无线音乐播映体系规划

摘要:以STM32F103作为微处理器,设计了一个低成本的无线WiFi音乐播放系统,结合接收WiFi数据的WM-G-MR-08(wm631)模块和VS1003B音频解码器实现了MP3音乐播放。基于An

广告

DTMF编/解码原理电路

DTMF编/解码器选用MT8880。MT8880C是一个带有呼叫处理滤波器的单片DTMF信号收发器。该器件采用低功耗、高稳定性的ISO-CMOS技术,内置1个带有可变增益的内部放大器的高性能接收器,1

185-265 VDC输入、60W多路输出电源电路

185-265VDC输入、60W多路输出电源电路图44所示的多输出电源电路常用于使用了大容量记录硬盘的高档机顶盒和有线电视解码器等应用。在输入电压范围为185到265VAC时,电源提供45W(连续)/

探求低成本解码差分视频接收器体系电路

电路功能与优势:ADV7180理,然后由视频解码器转换为数字量。该电路可消除输入视频信号的地电位差所引起的共模噪声和相位噪声,非常适

轿车传感器模仿测试仪ADD91在轿车故障诊断中的使用

在汽车故障诊断过程中,经常会遇到以下现象:通过对故障现象的分析,我们怀疑可能是某一传感器有故障,但是用解码器、万用表甚至是示波器等

Ittiam Systems选用Stratix II FPGA

Ittiam Systems选用Stratix II FPGA

Altera公司今天宣布,IttiamSystems选用了业界领先的Stratix?IIFPGA系列来开发和实现Trinity多格式高清晰视频解码器(MFVDEC)软核知识产权(IP)。

根据DSP的机载选呼解码器规划 

针对机载电子设备综合化的需求,本文以DSP处理器为核心实现了机载选择呼叫数字化解码器系统,利用数字信号处理算法设计解码方法及通过状态机方法设计解码控制流程,完成解码纯软件化实现。通过在高强度噪声环境下

分布式录波器高精度同步时钟信号的完成

同步时钟信号是分布式录波器系统任务顺利完成的关键。介绍一种利用可编程CPLD器件实现性能优良的分布式同步信号源。通过高度集成,将IRIG-B(DC)解码器以及系统的各种同步逻辑电路集成在一个MAXII

根据FPGA的JPEG解码器规划与完成

为满足SoC中JPEG静止图像实时解压缩要求,在完成JPEG解码器C语言建模的基础上,采用自顶向下的设计方法,完成了JPEG Baseline解码器设计,并在FPGA开发板上验证了设计结果。该设计与A

根据NIOS Ⅱ处理器的数字信号解码器规划

根据NIOS Ⅱ处理器的数字信号解码器规划

介绍了一种基于NIOS Ⅱ实现数字信号解码器的方法,该系统由FPGA 和相应接口电路组成,将NIOS Ⅱ嵌入式软核CPU 集成到FPGA 中构成片上系统( SOC) ,可以将串行输入的不归零PCM 码

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部